Claims (9)
반도체 장치에 있어서, 제1도전형의 반도체 기판상의 소정 부분에 형성된 필드산화막들과, 상기 필드산화막들의 하부에 상기 제1도전형을 가지는 채널스포퍼와, 상기 필드산화막들 사이의 상기 기판 표면상에 형성된 게이트 산화막들과, 상기 필드산화막의 측면에 형성된 드레인 영역들과, 액티브영역의 드레인영역과 채널영역을 통해 접속되는 소오스영역과, 상기 채널영역의 게이트산화막 표면상에 형성된 커플링영역과, 상기 드레인 영역들상의 접촉면들을 통해 접속되는 워드라인 및 비트라인으로 구성됨을 특징으로 하는 싱글풀리 및 싱글메탈의 이피롬.A semiconductor device comprising: field oxide films formed on a predetermined portion on a semiconductor substrate of a first conductivity type, a channel sputter having the first conductivity type under the field oxide films, and on the substrate surface between the field oxide films. Formed gate oxide films, drain regions formed on side surfaces of the field oxide film, a source region connected through a drain region and a channel region of an active region, a coupling region formed on a surface of the gate oxide layer of the channel region, A single pulley and a single metal epiphym comprising a word line and a bit line connected through contact surfaces on drain regions.
제1항에 있어서, 상기 게이즈 산화막의 두께가 100Å이하 임을 특징으로 하는 싱글풀리 및 싱글메탈의 이피롬.2. The pyrom of single pulley and single metal according to claim 1, wherein the thickness of the gaze oxide film is 100 mW or less.
제1항에 있어서, 상기 워드라인이 금속막 또는 폴라사이드막임을 특징으로 하는 싱글풀리 및 싱글메탈의 이피롬.2. The pyrom of claim 1, wherein the word line is a metal film or a polar side film.
반도체장치의 제조방법에 있어서, 제1도전형의 반도체 기판상의 소정부분에 필드산화막들을 형성함과 동시에 제1도전형의 채널 스토퍼를 형성하는 공정과, 상기 필드산화막을 사이의 기판 표면상에 게이트산화막들을 형성하는 공정과, 상기 기판상의 액티브영역에 커플링영역을 형성하는 공정과, 상기 커플링영역을 이온주입 마스크로 하여 제2도전형의 이온을 주입하는 공정과, 상기 필드산화막들, 게이트산화막들 및 커플링영역의 표면상에 절연막을 형성함과 동시에 상기 기판에 주입된 제2도전형의 이온이 확산되어 드레인영역들과 소오스 영역을 형성하는 공정과, 상기 드레인 영역들상에 개구를 형성하고 워드라인과 비트라인을 동시에 형성하는 공정으로 구성함을 특징으로 하는 싱글풀리 및 싱글메탈의 이피롬 제조방법.A method of manufacturing a semiconductor device, comprising: forming a field oxide film on a predetermined portion on a semiconductor substrate of a first conductivity type, and simultaneously forming a channel stopper of the first conductivity type; Forming oxide layers, forming a coupling region in the active region on the substrate, implanting ions of a second conductivity type using the coupling region as an ion implantation mask, the field oxide layers, the gate Forming an insulating film on the surfaces of the oxide films and the coupling region and simultaneously diffusing the second conductive ions implanted into the substrate to form drain and source regions, and openings on the drain regions. Forming and forming a word line and a bit line at the same time characterized in that it comprises a single pulley and a single metal epipyrom manufacturing method.
제4항에 있어서, 상기 게이트산화막이 100Å이하의 두께로 형성되어짐을 특징으로 하는 싱글풀리 및 싱글메탈의 이피롬 제조방법.5. The method of claim 4, wherein the gate oxide film is formed to a thickness of 100 kPa or less.
제4항에 있어서, 상기 워드라인이 금속막으로 형성되어짐을 특징으로 하는 싱글풀리 및 싱글메탈의 이피롬 제조방법.5. The method of claim 4, wherein the word line is formed of a metal film.
반도체 장치의 제조방법에 있어서, 제1도전형의 반도체 기판상의 소정부분에 필드산화막들을 형성함과 동시에 제1도전형의 채널 스토퍼를 형성하는 공정과, 상기 필드산화막들 사이의 기판 표면상에 게이트산화막들을 형성하는 공정과, 상기 기판상의 액티브영역에 커플링영역을 형성하는 공정과, 상기 커플링영역을 이온주입마스크로 하여 제2도전형의 이온을 주입하는 공정과, 상기 필드산화막들, 게이트산화막들 및 커플링영역의 표면상에 절연막을 형성함과 동시에 상기 기판에 주입된 제2도전형의 이온이 확산되어 드레인영역들과 소오스 영역을 형성하는 공정과, 상기 드레인 영역들상에 개구를 형성하고 워드라인과 비트라인을 각각 형성하는 공정으로 구성함을 특징으로 하는 싱글폴리 및 싱글메탈의 이피롬 제조방법.A method of manufacturing a semiconductor device, comprising: forming field oxide films on a predetermined portion on a semiconductor substrate of a first conductivity type, and simultaneously forming a channel stopper of a first conductivity type, and a gate on a substrate surface between the field oxide films. Forming oxide layers, forming a coupling region in the active region on the substrate, implanting ions of a second conductivity type using the coupling region as an ion implantation mask, the field oxide layers and the gate Forming an insulating film on the surfaces of the oxide films and the coupling region and simultaneously diffusing the second conductive ions implanted into the substrate to form drain and source regions, and openings on the drain regions. Forming and forming a word line and a bit line, respectively.
제7항에 있어서, 상기 게이트산화막이 100Å 이하의 두께로 형성되어짐을 특징으로 하는 싱글풀리 및 싱글메탈의 이피롬 제조방법.8. The method of claim 7, wherein the gate oxide film is formed to a thickness of 100 GPa or less.
제7항에 있어서, 상기 워드라인이 폴리사이드막 또는 폴리실리콘막으로 형성되어짐을 특징으로 하는 싱글폴리 및 싱글메탈의 이피롬 제조방법.8. The method of claim 7, wherein the word line is formed of a polyside film or a polysilicon film.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.