KR910005244Y1

KR910005244Y1 - Control signal generation circuit

Info

Publication number: KR910005244Y1
Application number: KR2019870004468U
Authority: KR
Inventors: 박상조
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1987-03-31
Filing date: 1987-03-31
Publication date: 1991-07-22
Also published as: KR880018741U

Abstract

내용 없음.No content.

Description

Continuous control signal generation circuit

제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제 2 도는 본 고안 각부 파형도.2 is a waveform diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 수평 드라이브 펄스 입력단 2 : 쉬프트 레지스터1: Horizontal drive pulse input stage 2: Shift register

3 : 멀티 플렉서 4 : 수평 클램프 신호 입력단3: multiplexer 4: horizontal clamp signal input terminal

G1 : 인버터 G2 : 노아 게이트G1: Inverter G2: Noah Gate

G3 : 낸드 게이트 R1, R2… : 저항G3: NAND gates R1, R2... : resistance

VR1, VR2… : 가변 저항 C1 : 콘덴서VR1, VR2... : Variable resistor C1: Capacitor

Q1, Q2 : 트랜지스터 ZD : 제너 다이오드Q1, Q2: Transistor ZD: Zener Diode

OP : 가산 증폭기OP: Adder amplifier

본 고안은 적(R), 녹색(G), 청(B)색 신호를 관찰하는 파형 모니터에 있어서, 적(R), 녹색(G), 청(B)색 신호를 연속적으로 관찰할 수 있도록 하는 연속 제어 신호 발생 회로에 관한 것이다.The present invention is a waveform monitor for observing red (R), green (G), and blue (B) signals, so that red (R), green (G), and blue (B) signals can be observed continuously. It relates to a continuous control signal generating circuit.

방송용 카메라 시스템에서 적(R), 녹색(G), 청(B)색 신호를 파형 모니터로 관측하는 것은 조정 및 보스에 있어서, 필수 불가결한 것으로 종래에는 적(R), 녹색(G), 청(B)색 신호를 동시에 연속적으로 파형관측 할 수 없어 화이트 밸런스, 레벨 셋트, 블랙 밸런스등의 체크에 불편함을 겪는 것이었다.Observing red (R), green (G), and blue (B) signals with a waveform monitor in a broadcast camera system is indispensable for coordination and boss, and conventionally red (R), green (G), blue (B) Color signals cannot be continuously and simultaneously observed, which causes inconvenience in checking white balance, level set, and black balance.

본 고안의 목적은 이와 같은 불편을 제거하기 위하여 파형 모니터의 스위프(SWEEP) 수평 앰프를 2H(H=수평 주사 기간, 63.5μsec)에서 3H로 제어할 수 있는 파형 모니터 제어 신호를 만들어 내고 출력 신호도 적(R), 녹색(G), 청(B)색 신호가 1H씩 연속적으로 출력되어 지게하는 회로를 카메라 시스템에 내장시킴으로써 화이트 밸런스나 블랙 밸런스 또는 레벨 셋트에 응용할 수 있게 한 것으로 수평 드라이브 펄스가 인가되는 쉬프트 레지스터의 출력측에 가산 증폭기를 연결하여 파형 모니터 제어신호를 2H(2라인 스위프 모드)에서 3H로 제어할 수 있도록 3H의 계단파 파형을 만들게 구성하고 멀티플렉서에서 파형 모니터 출력 신호를 적(R), 녹색(G), 청(B)색 신호가 1H씩 연속적으로 출력되게 구성시킨 것이다.The purpose of the present invention is to generate a waveform monitor control signal that can control the SWEEP horizontal amplifier of the waveform monitor from 2H (H = horizontal scan period, 63.5μsec) to 3H to eliminate this inconvenience, and also output signal. The camera system incorporates a circuit that causes red (R), green (G), and blue (B) signals to be output continuously in steps of 1H so that horizontal drive pulses can be applied to white balance, black balance, or level sets. An adder amplifier is connected to the output side of the applied shift register so that the waveform monitor control signal can be controlled from 2H (2-line sweep mode) to 3H to create a 3H step wave waveform. ), Green (G) and blue (B) color signals are output continuously in 1H increments.

이와 같이 적(R), 녹색(G), 청(B)색 신호를 연속적으로 관찰할 수 있도록 하는 본 고안을 첨부 도면에 의해 상술하면 다음과 같다.Thus, the present invention for observing the red (R), green (G), blue (B) signal continuously as described in detail by the accompanying drawings as follows.

제 1 도는 본 고안의 회로도로써 수평드라이브 펄스 입력단(1)의 수평 드라이브 펄스는 인버터(G1)를 통하여 반전 된후 쉬프트 레지스터(2)의 클력 단자(Q)에 인가되고 상기 쉬프트 레지스터(2)의 리셋트 단자(R)에는 연속 제어 신호 온/오프용 스위치(SW)를 연결하며 상기 쉬프트 레지스터(2)의 출력 단자(B') (C') 출력은 노아게이트(G2)를 통한 후 입력단자(T)에 인가되게 구성한다.1 is a circuit diagram of the present invention, the horizontal drive pulse of the horizontal drive pulse input stage 1 is inverted through the inverter G1 and then applied to the click terminal Q of the shift register 2 and the reposition of the shift register 2. A switch SW for continuous control signal on / off is connected to the set terminal R, and the output terminal B '(C') of the shift register 2 is output through the noar gate G2 and then the input terminal ( It is configured to be applied to T).

그리고 쉬프트 레지스터(2)의 출력단자(C') (D') 출력은 저항(R2, R4, R5)과 레벨 조절용 가변저항(VR1) (VR2)이 연결된 가산 증폭기(OP)에서 가산 증폭된 후 콘덴서(C1)를 통하여 파형 모니터 제어 신호로 출력되게 구성하고 상기 쉬프트레지스터(2)의 출력단자(B')출력과 수평 클램프 신호 입력단(4)의 수평 클램프 펄스는 낸드 게이트(G3)에서 논리 조합된 후 상기 낸드 게이트(G3)의 출력으로 트랜지스터(Q1)의 구동을 제어하여 파형 모니터 제어 신호의 DC 레벨을 OV로 클램프시키게 구성한다.The output terminals C 'and D' of the shift register 2 are added and amplified by an adder amplifier OP connected to the resistors R2, R4 and R5 and the variable resistor VR1 and VR2 for level adjustment. The output of the shift register 2 and the horizontal clamp signal of the horizontal clamp signal input terminal 4 are logically combined at the NAND gate G3. After that, the driving of the transistor Q1 is controlled by the output of the NAND gate G3 to clamp the DC level of the waveform monitor control signal to OV.

또한 쉬프트 레지스터(2)의 출력단자(B') (C') (D') 출력은 멀티플렉서(3)의 입력단자(K1) (K2) (K3)에 인가되어 가변 저항(VR3) (VR4)을 통하여 입력단자(Z1) (Y1) (X1)로 인가되는 적, 녹, 청색 신호를 선택적으로 출력단자(I1) (I2) (I3)로 출력시키게 구성하고 상기 멀티플렉서(3)의 출력 신호는 트랜지스터(Q2)에 인가되어 제너다이오드(ZD)가 연결된 트랜지스터(Q2)의 에미터측으로 파형 모니터 출력 신호가 출력되게 구성한다.In addition, the output terminals B '(C') (D ') of the shift register 2 are applied to the input terminals K1, K2, and K3 of the multiplexer 3, so that the variable resistors VR3 and VR4 are applied. The red, green, and blue signals applied to the input terminals Z1, Y1, and X1 are selectively output to the output terminals I1, I2, and I3, and the output signals of the multiplexer 3 are The waveform monitor output signal is applied to the transistor Q2 and output to the emitter side of the transistor Q2 to which the zener diode ZD is connected.

제 2 도는 본 고안 각부의 파형도로써 파형(A)는 수평 드라이브 펄스이고 파형(B) (C) (D)은 쉬프트 레지스터(2) 출력단(B') (C') (D')에서 출력되는 파형이며 파형(E)은 가산 증폭기(OP)에서 출력되는 파형이고 파형(F)은 수평 클램프 신호이고 파형(G)은 트랜지스터(Q1)의 베이스측에 인가되는 파형이며 파형(H)은 파형 모니터 제어 신호이고 파형(I)은 파형 모니터 출력 신호로서 적색, 녹색, 청색의 신호이다.2 is a waveform diagram of each part of the present invention, where waveform (A) is a horizontal drive pulse and waveforms (B) (C) and (D) are output from the shift register (2) output stage (B ') (C') (D '). Waveform (E) is a waveform output from the adder amplifier (OP), waveform (F) is a horizontal clamp signal, waveform (G) is applied to the base side of transistor (Q1), and waveform (H) is a waveform. It is a monitor control signal and waveform (I) is a red, green, and blue signal as a waveform monitor output signal.

이와 같이 구성된 본 고안에서 쉬프트 레지스터(2)는 수평 드라이브 펄스 입력단(1)에서 인버터(G1)를 통하여 인가되는 제 1a 도에서와 같은 수평 드라이브 펄스를 클럭입력으로 받아들여 주기가 3H이고 듀티 사이클이 33.3%이며 위상이 각각 1H씩 서로 다른 펄스를 출력단자(B') (C') (D')로 출력시키게 되며 출력단자(B') (C') (D')로 출력되는 펄스는 제 2b,c,d 도에 도시된 바와 같다.In the present invention configured as described above, the shift register 2 receives a horizontal drive pulse as a clock input as shown in FIG. 1A applied through the inverter G1 at the horizontal drive pulse input stage 1 and has a duty cycle of 3H. 33.3% and outputs pulses with different phases of 1H each to output terminals B '(C') (D '), and the output pulses to output terminals B' (C ') (D') 2b, c, d as shown in FIG.

이때 스위치(SW)는 파형 모니터 제어 신호를 온/오프시키는 스위치로써 스위치(SW)가 '온'될 경우에만 쉬프트 레지스터(2)의 단자(R)에 로우 레벨이 인가되므로 쉬프트 레지스터(2)가 리셋트되어 출력단자(B') (C') (D')로 펄스를 출력시키게 되고 스위치(SW)를 '오프'시키게 되면 펄스를 발생시키지 않게 된다.At this time, the switch SW is a switch for turning on / off the waveform monitor control signal. Since the low level is applied to the terminal R of the shift register 2 only when the switch SW is 'on', the shift register 2 is closed. When it is reset, it outputs a pulse to the output terminals B '(C') and D '. When the switch SW is' off', no pulse is generated.

즉 스위치(SW)를 '온'시키게 되면 쉬프트 레지스터(2)에서는 출력단자(B') (C') (D')로 제 2b,c,d 도와 같은 펄스를 출력시키게 되고 출력단자(B') (C')에서 출력된 펄스는 노아게이트(G2)를 통하여 쉬프트 레지스터(2)의 입력단자(T)에 인가되게 되므로 쉬프트 레지스터(2)의 입력단자(T)는 출력단자(B') (C')의 출력 펄스중 하나라도 하이레벨이 되면 로우레벨로인가 되게 되며 출력단자(B') (C')의 출력펄스가 모두 로우레벨일 경우만 하이레벨이 인가되어 다른 수평 드라이브 펄스 입력시 제 2b,c,d 도와 같은 펄스를 출력시키게 된다.That is, when the switch SW is 'on', the shift register 2 outputs the pulses of the second b, c, d degrees to the output terminals B '(C') and D ', and outputs the output terminals B'. ) The pulse output from C 'is applied to the input terminal T of the shift register 2 through the noar gate G2, so that the input terminal T of the shift register 2 is the output terminal B'. If any one of the output pulses of (C ') goes high, it is applied to the low level, and the high level is applied only when the output pulses of the output terminals (B') and (C ') are all low level. Output pulses equal to 2b, c, d.

한편 쉬프트레지스터(2)의 출력단자(C') 출력은 파형 모니터 제어 신호 레벨 조정용 가변 저항(VR1)과 저항(R4)을 통하여 가산 증폭기(OP)의 입력단(-)에 인가되고 쉬프트레지스터(2)의 출력단자(D') 출력은 저항(R2)을 통하여 가산 증폭기(OP)의 입력단(-)에 인가되게 되므로 파형 모니터 제어 신호 레벨 조절용 가변 저항(VR2)과 저항(R5)이 연결된 가산 증폭기(OP)의 출력은 제 2e 도에서와 같이 출력 되어진다.On the other hand, the output terminal C 'of the shift register 2 is applied to the input terminal (-) of the adder amplifier OP through the variable resistor VR1 and the resistor R4 for adjusting the waveform monitor control signal level, and the shift register 2 The output terminal (D ') of the output) is applied to the input terminal (-) of the adder amplifier OP through the resistor R2, so that the adder amplifier to which the variable resistor VR2 and the resistor R5 for controlling the waveform monitor control signal level are connected. The output of OP is output as shown in FIG. 2E.

이때 가산 증폭기(OP)의 입출력 관계는In this case, the input / output relationship of the adder amplifier OP

여기서, C', D'는 쉬프트레지스터(2)의 출력단자(C') (D') 출력레벨을 의미한다가 되며 여기서 가변저항(VR1)을 가변시키면 가산 증폭기(OP)의 출력인 제 2e 도와 같은 계단 파형중 2번찌 계단 펄스의 진폭이 변화(제 2e 도에서 X)하게 되어 파형모니터의 녹(G)신호 위치를 변화시킬 수 있고 가변저항(VR2)을 가변시키면 가산증폭기(OP)의 출력인 제 2e 도와 같은 계단 파형중 2번째 및 제 3 번째 3계단 펄스의 진폭이 변화(제 2e 도에서 X 및 Y)하게 되어 파형 모니터의 녹(G), 청(B)색 신호 위치를 변환시킬 수 있다.Herein, C 'and D' denote output level C '(D') output level of the shift register 2, and when the variable resistor VR1 is changed, the second output is the output of the adder amplifier OP. The amplitude of the staircase pulse in the second step like the diagram changes (X in Fig. 2e), which can change the position of the green (G) signal of the waveform monitor, and by changing the variable resistor VR2, The amplitudes of the second and third third-stage pulses in the staircase waveform, such as the output 2e diagram, are changed (X and Y in FIG. 2e) to convert the green (G) and blue (B) color signal positions of the waveform monitor. You can.

그리고 가산 증폭기(OP)의 출력(제 2e 도파형)은 콘덴서(C1)를 통하여 파형 모니터 제어 신호로 출력되게 되며 파형 모니터 제어 신호는 트랜지스터(Q1)의 '턴 온'에 의하여 DC 레벨을 OV로 클램프시킨다.The output of the addition amplifier OP (second waveguide) is outputted as a waveform monitor control signal through the capacitor C1, and the waveform monitor control signal is turned to OV by 'turning on' of the transistor Q1. Clamp.

이때 트랜지스터(Q1)는 낸드게이트(G3)의 출력에 의하여 구동이 선택 되어지고 낸드게이트(G3)에는 쉬프트레지스터(2)의 출력단자(B') 출력과 수평 클램프 신호 입력단(4)으로 인가되는 신호에 의하여 구동되며 쉬프트레지스터(2)의 출력단자(B') 출력은 제 2b 도와 같고 수평 클램프 신호 입력단(4)의 수평 클램프 펄스는 제 2f 도와 같다.At this time, the transistor Q1 is selected to be driven by the output of the NAND gate G3, and is applied to the output terminal B 'of the shift register 2 and the horizontal clamp signal input terminal 4 to the NAND gate G3. Driven by a signal, the output of the output terminal B 'of the shift register 2 is equal to the second b degree, and the horizontal clamp pulse of the horizontal clamp signal input 4 is equal to the second f degree.

따라서 낸드게이트(G3)에서는 쉬프트레지스터(2)의 출력단자(B') 출력(제 2b 도)이 하이레벨이고 수평클램프 신호 입력단(4)의 수평 클램프 펄스(제 2f 도)가 하이레벨이 될때에만 로우레벨을 출력시키게 되고(제 2g 도참조) 앤드게이트(G3)의 출력이 로우레벨이 되면 트랜지스터(Q1)의 '턴온'하게 되어 가산증폭기(OP)에서 출력된 파형 모니터 제어 신호(제 2e 도)의 DC 레벨을 OV로 클램프시켜 제 2h 도에서와 같이 출력시킨다.Therefore, in the NAND gate G3, when the output terminal B 'of the shift register 2 output (FIG. 2B) is high level and the horizontal clamp pulse (FIG. 2F) of the horizontal clamp signal input end 4 becomes high level. When the output of the AND gate G3 becomes the low level only when the output of the AND gate G3 becomes the low level, the waveform monitor control signal output from the adder amplifier OP (second e) DC level is clamped to OV and output as in FIG. 2h.

한편, 멀티 플렉서(3)는 입력단자(K1) (K2) (K3)의 입력 신호 레벨에 따라 입력단자(Z1) (Y1) (X1)로 입력된 적색, 녹색, 청색 신호를 선택하여 출력단자(I') (I'') (I''')로 출력시키게 되며 이때 가변 저항(VR3)은 적색신호 레벨을 조정하게 되고 가변 저항(VR4)은 청색 신호 레벨을 조정하게 된다.On the other hand, the multiplexer 3 selects and outputs the red, green, and blue signals input to the input terminals Z1, Y1, and X1 according to the input signal levels of the input terminals K1, K2, and K3. The output is output to the terminal I '(I' ') (I' ''), and the variable resistor VR3 adjusts the red signal level and the variable resistor VR4 adjusts the blue signal level.

즉 멀티 플렉서(3)에서는 입력단자(K1)만 하이레벨이 인가될 경우 입력단자(Z1)의 적색 신호를 선택하여 출력단자(I')로 출력시키고 입력단자(K2)만 하이레벨이 될 경우 입력단자(Y1)의 녹색 신호를 선택하여 출력단자(I")로 출력시키며 입력단자(K3)만 하이레벨이 될 경우에는 입력단자(X1)의 청색 신호를 선택하여 출력단자(I")로 출력시키게 된다.That is, in the multiplexer 3, when only the input terminal K1 is applied with a high level, the red signal of the input terminal Z1 is selected and output to the output terminal I ', and only the input terminal K2 becomes high level. In this case, the green signal of the input terminal Y1 is selected and output to the output terminal I ". If only the input terminal K3 becomes high level, the blue signal of the input terminal X1 is selected and the output terminal I". Will be printed as

여기서 멀티플렉서(3)의 입력단자(K1) (K2) (K3) 입력은 쉬프트 트렌지스터(2)의 출력단자(B') (C') (D') 출력에 의하여 선택되어진다.Here, inputs of the input terminals K1, K2 and K3 of the multiplexer 3 are selected by the outputs of the output terminals B '(C') (D ') of the shift transistor 2.

그리고 멀티플렉서(3)의 출력단자(I') (I'') (I''') 출력은 트랜지스터(Q2)의 베이스에 인가되어 트랜지스터(Q2)를 '턴온'시키게 되므로 제너다이오드(ZD)가 연결된 트랜지스터(Q2)의 에미터촉으로는 제 2i 도에서와 같은 파형 모니터 출력 신호가 순차적으로 출력되게 한다.The output of the output terminals I '(I' ') (I' '') of the multiplexer 3 is applied to the base of the transistor Q2 to turn on the transistor Q2 so that the zener diode ZD The emitter tip of the connected transistor Q2 causes the waveform monitor output signal as shown in FIG. 2i to be sequentially output.

이상에서와 같이 본 고안은 종래의 파형 모니터의 스위프 수평 앰프를 라인 스위프 모드에서 3라인 스위프 모드로 제어할 수 있는 신호를 만들어내고 출력 신호도 적색, 녹색, 청색 신호가 1라인 스위프 모드로 연속적으로 출력되어지게 하므로써 적(R), 녹(G), 청(B)색 신호를 연속적으로 관찰할 수 있어 화이트 밸란스나 블랙 밸런스 또는 레벨 셋트에 응용할 수 있고 카메라 조정이나 시스템 보수에 효과가 있는 것이다.As described above, the present invention generates a signal capable of controlling the sweep horizontal amplifier of the conventional waveform monitor from the line sweep mode to the 3-line sweep mode, and the output signals are continuously connected to the one-line sweep mode in red, green, and blue signals. By outputting, it is possible to observe red (R), green (G), and blue (B) signals continuously, which can be applied to white balance, black balance or level set, and is effective for camera adjustment and system maintenance. .

Claims

The shift register 2 and the shift register 2 which receive horizontal drive pulses inverted through the inverter G1 at the horizontal drive pulse input terminal 1 as clock inputs and generate pulses having a period of 3H and phases of 1H. Is connected to a terminal R of the control panel (SW) for selecting on / off of the waveform monitor control signal, and the output of the output terminal (B ') (C') of the shift register (2) and variable for level adjustment. NAND gate G3 which logically combines the adder amplifier OP to which the resistors VR1 and VR2 are connected, the output terminal B 'of the shift register 2 and the horizontal clamp pulse of the horizontal clamp signal input terminal 4. And the output terminal of the shift register 2 and the transistor Q1 connected to the output side of the adder amplifier OP driven by the output of the NAND gate G3 and clamping the DC level of the waveform monitor control signal to OV. B ') (C') (D ') A multiplexer (3) for selecting red, green, and blue signals having passed through the variable resistor (VR3) (VR4) by an output, and a transistor for driving a continuous waveform monitor signal driven by the selected output of the multiplexer (3). A continuous control signal generation circuit composed of (Q2).