JP2926802B2 - Video signal processing device - Google Patents

Video signal processing device

Info

Publication number
JP2926802B2
JP2926802B2 JP1313609A JP31360989A JP2926802B2 JP 2926802 B2 JP2926802 B2 JP 2926802B2 JP 1313609 A JP1313609 A JP 1313609A JP 31360989 A JP31360989 A JP 31360989A JP 2926802 B2 JP2926802 B2 JP 2926802B2
Authority
JP
Japan
Prior art keywords
video signal
resistor
clamp
signal processing
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1313609A
Other languages
Japanese (ja)
Other versions
JPH03173274A (en
Inventor
拓央 細川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1313609A priority Critical patent/JP2926802B2/en
Publication of JPH03173274A publication Critical patent/JPH03173274A/en
Application granted granted Critical
Publication of JP2926802B2 publication Critical patent/JP2926802B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はクランプされた映像信号をA/D変換して信号
処理を行う映像信号処理装置に関するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing device that performs A / D conversion on a clamped video signal to perform signal processing.

従来の技術 近年、映像信号をディジタル処理するため、A/D変換
を伴った映像信号処理装置が増加してきている。
2. Description of the Related Art In recent years, in order to digitally process a video signal, video signal processing devices with A / D conversion are increasing.

以下図面を参照しながら、上述した従来の映像信号処
理装置の一例について説明する。
Hereinafter, an example of the above-described conventional video signal processing device will be described with reference to the drawings.

第2図は従来の映像信号処理装置の回路図を示すもの
である。第2図においてQ1、Q2、Q3、Q4はトランジス
タ、R1、R2、R3、R4は抵抗、VR1、VR2は可変抵抗器、C
1、C2、C3はコンデンサである。1はA/D変換器で、クラ
ンプされた映像信号をA/D変換しディジタル映像信号を
出力する。2はアナログスイッチでクランプパルスによ
りオン/オフが制御される。トランジスタQ1と抵抗R1で
構成される第1のエミッタフォロア回路のベースにリフ
ァレンスレベル調整用の可変抵抗器VR1が接続され、コ
ンデンサC1で安定化してA/D変換器1のリファレンスレ
ベルを与える。またトランジスタQ2、抵抗R2で構成され
る第2のエミッタフォロア回路には複合映像信号が入力
され、コンデンサC2を介してトランジスタQ3と抵抗R3で
構成される第3のエミッタフォロア回路に接続され、A/
D変換器1のアナログ入力端子にクランプされた映像信
号を与える。トランジスタQ4と抵抗R4で構成される第4
のエミッタフォロア回路のベースにクランプレベル調整
用の可変抵抗器VR2が接続され、コンデンサC3で安定化
されてアナログスイッチ2を介して第3のエミッタフォ
ロア回路のベースにクランプレベルを与える。
FIG. 2 shows a circuit diagram of a conventional video signal processing device. In FIG. 2, Q1, Q2, Q3 and Q4 are transistors, R1, R2, R3 and R4 are resistors, VR1 and VR2 are variable resistors, C
1, C2 and C3 are capacitors. Reference numeral 1 denotes an A / D converter which A / D converts a clamped video signal and outputs a digital video signal. Reference numeral 2 denotes an analog switch whose on / off is controlled by a clamp pulse. A variable resistor VR1 for reference level adjustment is connected to the base of a first emitter follower circuit composed of a transistor Q1 and a resistor R1. The variable resistor VR1 is stabilized by a capacitor C1 and gives a reference level of the A / D converter 1. A composite video signal is input to a second emitter follower circuit composed of a transistor Q2 and a resistor R2, and connected to a third emitter follower circuit composed of a transistor Q3 and a resistor R3 via a capacitor C2. /
A clamped video signal is supplied to an analog input terminal of the D converter 1. 4th transistor Q4 and resistor R4
The variable resistor VR2 for adjusting the clamp level is connected to the base of the emitter follower circuit, and is stabilized by the capacitor C3 to apply the clamp level to the base of the third emitter follower circuit via the analog switch 2.

以上のように構成された映像信号処理装置について、
以下その動作について説明する。
Regarding the video signal processing device configured as described above,
The operation will be described below.

まず第2のエミッタフォロア回路に入力された複合映
像信号は、コンデンサC2により直流成分が遮断され、ク
ランプパルスによってアナログスイッチ2がオンとなっ
た時、映像信号は可変抵抗器VR2で調整され第4のエミ
ッタフォロア回路で与えられるクランプレベルに固定さ
れる。従ってクランプパルスを映像信号の水平同期期間
に与えると、第3のエミッタフォロア回路には水平同期
信号のせん頭値がクランプレベルに固定され直流成分が
再生された映像信号が入力される。このとき第3のエミ
ッタフォロア回路より出力されるクランプされた映像信
号は、A/D変換器1により第1のエミッタフォロア回路
によって与えられるリファレンスレベルを基準にしてA/
D変換される。従って、クランプされた映像信号の一部
分でもリファレンスレベルより電圧の低い部分ができな
いよう可変抵抗器VR2を調整しなければならない。
First, the DC component of the composite video signal input to the second emitter follower circuit is cut off by the capacitor C2, and when the analog switch 2 is turned on by the clamp pulse, the video signal is adjusted by the variable resistor VR2 and the fourth Is fixed to the clamp level given by the emitter follower circuit of Therefore, when the clamp pulse is given during the horizontal synchronization period of the video signal, the video signal in which the peak value of the horizontal synchronization signal is fixed to the clamp level and the DC component is reproduced is input to the third emitter follower circuit. At this time, the clamped video signal output from the third emitter follower circuit is output from the A / D converter 1 with reference to the reference level given by the first emitter follower circuit.
D converted. Therefore, the variable resistor VR2 must be adjusted so that even a part of the clamped video signal does not have a part lower in voltage than the reference level.

発明が解決しようとする課題 しかしながら、上記のような構成ではA/D変換器のリ
ファレンスレベルの調整と、クランプレベルの調整とい
う2ヶ所の調整が必要であり、また調整ミス等によりク
ランプされた映像信号の一部分でもリファレンスレベル
より電圧の低い部分ができると正しいディジタル映像信
号が得られないという課題を有していた。
Problems to be Solved by the Invention However, the above-described configuration requires two adjustments, that is, the adjustment of the reference level of the A / D converter and the adjustment of the clamp level. There has been a problem that a correct digital video signal cannot be obtained if a part of the signal has a voltage lower than the reference level.

本発明は上記課題に鑑み、調整箇所を減らし、かつ調
整ミスのおこらない映像信号処理装置を提供するもので
ある。
The present invention has been made in view of the above problems, and provides an image signal processing apparatus that reduces the number of adjustment points and does not cause an adjustment error.

課題を解決するための手段 上記課題を解決するために本発明の映像信号処理装置
は、映像信号の所要の点を所定の電位(クランプレベ
ル)に固定するクランプ装置と、クランプされた映像信
号をA/D変換するA/D変換器と、上記A/D変換器の基準電
圧(リファレンスレベル)の調整手段を備え、上記クラ
ンプレベルが、上記リファレンスレベルの調整手段で得
られた電圧に連動するようにしたものである。
Means for Solving the Problems In order to solve the above problems, a video signal processing device according to the present invention comprises a clamp device for fixing a required point of a video signal to a predetermined potential (clamp level), An A / D converter for A / D conversion and a reference voltage (reference level) adjusting means for the A / D converter are provided, and the clamp level is interlocked with the voltage obtained by the reference level adjusting means. It is like that.

作用 本発明は上記した構成によって、リファレンスレベル
を調整すればクランプレベルもそれに従って決定される
ため、クランプレベルの調整手段が省略され、またリフ
ァレンスレベルよりも映像信号が低電位になるといった
調整ミスを無くすことができることとなる。
According to the present invention, when the reference level is adjusted by the above-described configuration, the clamp level is determined in accordance with the reference level. Therefore, the means for adjusting the clamp level is omitted, and an adjustment error such as a video signal having a lower potential than the reference level is prevented. It can be eliminated.

実施例 以下本発明の一実施例の映像信号処理装置について、
図面を参照しながら説明する。
Example Regarding a video signal processing device according to an embodiment of the present invention,
This will be described with reference to the drawings.

第1図は本発明の一実施例における映像信号処理装置
の回路図を示すものである。第1図においてQ1、Q2、Q
3、Q4はトランジスタ、R1、R2、R3、R4は抵抗、VR1は可
変抵抗器、C1、C2、C3はコンデンサ、1はA/D変換器、
2はアナログスイッチで、以上のものは第2図の同一番
号のものと同様の働きをする。第1図と異なるのは、第
1のエミッタフォロア回路を構成しているトランジスタ
Q1のエミッタ抵抗としてR5を追加し、抵抗R1とR5の接続
点を第4のエミッタフォロア回路(トランジスタQ4)の
ベースに接続していることである。
FIG. 1 is a circuit diagram of a video signal processing device according to an embodiment of the present invention. In Fig. 1, Q1, Q2, Q
3, Q4 is a transistor, R1, R2, R3, R4 are resistors, VR1 is a variable resistor, C1, C2, C3 are capacitors, 1 is an A / D converter,
Reference numeral 2 denotes an analog switch, which operates in the same manner as the switch having the same number in FIG. The difference from FIG. 1 is that the transistors forming the first emitter follower circuit
R5 is added as the emitter resistance of Q1, and the connection point between the resistances R1 and R5 is connected to the base of the fourth emitter follower circuit (transistor Q4).

以上のように構成された映像信号処理装置について、
以下第1図を用いてその動作を説明する。まず可変抵抗
VR1を調整して第1のエミッタフォロア回路の出力であ
るトランジスタQ1のエミッタ電圧、すなわちリファレン
スレベルをVfとすると、第4のエミッタフォロア回路の
ベース電圧(Vb4とする)は、 VB4=Vf+(Vcc−Vf)÷(R1+R5)×R5 となる。ここでトランジスタQ4、Q3のベース・エミッタ
間の電圧をそれぞれVbe4、Vbe3とすると、トランジスタ
Q3のベースには(Vb4+Vbe4)でクランプされた映像信
号が与えられる。従ってA/D変換器1のアナログ入力端
子には(Vb4+Vbe4−Vbe3)でクランプされた映像信号
が与えられることとなる。このとき抵抗R5は (Vb4+Vbe4−Vbe3)>Vf すなわち、 (Vcc−Vf)÷(R1+R5)×R5+Vbe4−Vbe3>0 を満足するよう決定すれば、A/D変換器1のリファレン
スレベルを調整することにより、映像信号がリファレン
スレベルよりも低くならないようなクランプレベルを与
えることができる。
Regarding the video signal processing device configured as described above,
The operation will be described below with reference to FIG. First variable resistance
If VR1 is adjusted and the emitter voltage of the transistor Q1, which is the output of the first emitter follower circuit, that is, the reference level is Vf, the base voltage (Vb4) of the fourth emitter follower circuit is VB4 = Vf + (Vcc −Vf) ÷ (R1 + R5) × R5. Here, assuming that the voltages between the base and the emitter of the transistors Q4 and Q3 are Vbe4 and Vbe3, respectively,
The video signal clamped at (Vb4 + Vbe4) is provided to the base of Q3. Therefore, the video signal clamped by (Vb4 + Vbe4-Vbe3) is supplied to the analog input terminal of the A / D converter 1. At this time, if it is determined that the resistance R5 satisfies (Vb4 + Vbe4−Vbe3)> Vf, that is, (Vcc−Vf) ÷ (R1 + R5) × R5 + Vbe4−Vbe3> 0, the reference level of the A / D converter 1 is adjusted. Accordingly, it is possible to provide a clamp level such that the video signal does not become lower than the reference level.

以上のように本実施例によれば、リファレンスレベル
を供給するエミッタフォロア回路のエミッタ抵抗をR1と
R5の2個の抵抗とし、抵抗R1とR5の接続点をクランプレ
ベルを供給するエミッタフォロア回路の入力とすること
により、リファレンスレベルを調整すればクランプレベ
ルもそれに従って決定されるため、クランプレベルの調
整手段が省略され、またリファレンスレベルよりも映像
信号が低電位になるといった調整ミスを無くすことがで
きる。
As described above, according to the present embodiment, the emitter resistance of the emitter follower circuit that supplies the reference level is R1.
By using two resistors R5 and connecting the resistors R1 and R5 to the input of the emitter follower circuit that supplies the clamp level, if the reference level is adjusted, the clamp level is determined accordingly. The adjustment means is omitted, and it is possible to eliminate an adjustment error such that the video signal has a lower potential than the reference level.

なお、上記実施例において可変抵抗器VR1の入力を第
1のエミッタフォロア回路としたが、第1のエミッタフ
ォロア回路はより出力電圧の安定している可変出力シャ
ント・レギュレータとしてもよい。
In the above embodiment, the input of the variable resistor VR1 is a first emitter follower circuit. However, the first emitter follower circuit may be a variable output shunt regulator having a more stable output voltage.

発明の効果 以上のように本発明によれば、映像信号の所要の点を
所定の電位(クランプレベル)に固定するクランプ装置
と、クランプされた映像信号をA/D変換するA/D変換器
と、上記A/D変換器の基準電圧(リファレンスレベル)
の調整手段を備え、上記クランプレベルを、上記リファ
レンスレベルの調整手段で得られた電圧に連動させるこ
とにより、リファレンスレベルを調整すればクランプレ
ベルもそれに従って決定されるため、クランプレベルの
調整手段が省略され、またリファレンスレベルよりも映
像信号が低電位になるといった調整ミスを無くすことが
できる。
As described above, according to the present invention, a clamp device for fixing a required point of a video signal to a predetermined potential (clamp level) and an A / D converter for A / D converting the clamped video signal And the reference voltage (reference level) of the above A / D converter
Since the clamp level is linked with the voltage obtained by the reference level adjusting means, the clamp level is determined according to the adjustment of the reference level. It is possible to eliminate adjustment errors such as omission and a potential of the video signal being lower than the reference level.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例における映像信号処理装置の
回路図、第2図は従来の映像信号処理装置の回路図であ
る。 1……A/D変換器、2……アナログスイッチ、VR1……可
変抵抗器、Q1〜Q4……トランジスタ、R1〜R5……抵抗、
C1〜C3……コンデンサ。
FIG. 1 is a circuit diagram of a video signal processing device according to an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional video signal processing device. 1 A / D converter, 2 Analog switch, VR1 Variable resistor, Q1-Q4 Transistor, R1-R5 Resistor
C1 to C3 ... capacitors.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】映像信号の所要の点を所定のクランプ電位
に固定するクランプ装置と、クランプされた映像信号を
A/D変換するA/D変換器と、上記A/D変換器の基準電圧の
調整手段を備え、上記調整手段から得られた基準電圧を
エミッタフォロア回路を構成するトランジスタのベース
に印加し、上記トランジスタのエミッタ抵抗が第1の抵
抗と第2の抵抗の直列接続からなり、上記第1の抵抗と
上記第2の抵抗の接続点の電位を上記クランプ装置に供
給し、上記A/D変換器の基準電圧が上記クランプ電圧よ
り高電位になるよう上記第1の抵抗の抵抗値と上記第2
の抵抗の抵抗値を設定することを特徴とする映像信号処
理装置。
A clamp device for fixing a required point of a video signal to a predetermined clamp potential;
A / D converter for A / D conversion, and a reference voltage adjusting means for the A / D converter, the reference voltage obtained from the adjusting means is applied to the base of a transistor constituting an emitter follower circuit, An emitter resistor of the transistor is formed by connecting a first resistor and a second resistor in series, and a potential at a connection point between the first resistor and the second resistor is supplied to the clamp device, and the A / D conversion is performed. The resistance value of the first resistor and the second resistor are set so that the reference voltage of the heater becomes higher than the clamp voltage.
A video signal processing device for setting a resistance value of a resistor.
JP1313609A 1989-12-01 1989-12-01 Video signal processing device Expired - Fee Related JP2926802B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1313609A JP2926802B2 (en) 1989-12-01 1989-12-01 Video signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1313609A JP2926802B2 (en) 1989-12-01 1989-12-01 Video signal processing device

Publications (2)

Publication Number Publication Date
JPH03173274A JPH03173274A (en) 1991-07-26
JP2926802B2 true JP2926802B2 (en) 1999-07-28

Family

ID=18043380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1313609A Expired - Fee Related JP2926802B2 (en) 1989-12-01 1989-12-01 Video signal processing device

Country Status (1)

Country Link
JP (1) JP2926802B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63305678A (en) * 1987-06-08 1988-12-13 Fuji Photo Film Co Ltd Processing circuit for output signal of solid-state image pickup element
JPH01167780U (en) * 1988-05-13 1989-11-27

Also Published As

Publication number Publication date
JPH03173274A (en) 1991-07-26

Similar Documents

Publication Publication Date Title
JP2811928B2 (en) Automatic adjustment filter
JP2926802B2 (en) Video signal processing device
US5345279A (en) Image signal processing apparatus with analog to digital image conversion
CA2061859C (en) Cathode clamping circuit apparatus with digital control
GB2222058A (en) Raster horizontal position control device
KR960004470B1 (en) Apparatus and method for controlling oscillation
JP3225729B2 (en) D / A converter gain adjustment circuit
JP2547215B2 (en) Auto white balance device
JP2739953B2 (en) Video signal clamp device
JP2540849B2 (en) Video signal processing circuit
JPH0735494Y2 (en) Clamp circuit
JP2592701Y2 (en) Amplifier gain control circuit
JPS63175582A (en) Signal processing circuit
KR930007244Y1 (en) Distortion compensating circuit for picture
JP2832078B2 (en) How to adjust black level of image signal
JPS5928091B2 (en) Digital-analog conversion process
JPH0583815U (en) Reference voltage generation circuit
JPH04302221A (en) Digital/analog converter
JPH07105901B2 (en) Black level correction device
JPH03259667A (en) Video signal processing circuit
JPH03154479A (en) Clamp circuit
JPH03201825A (en) A/d conversion circuit
JPH0329576A (en) Video signal clamp circuit
JPS61192170A (en) Black level correcting circuit
JPH056391B2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees