KR910004615Y1

KR910004615Y1 - Power cut-off circuit

Info

Publication number: KR910004615Y1
Application number: KR2019860010575U
Authority: KR
Inventors: 한우진
Original assignee: 삼성전자 주식회사; 한형수
Priority date: 1986-07-19
Filing date: 1986-07-19
Publication date: 1991-06-29
Also published as: KR880003651U

Abstract

내용 없음.No content.

Description

TV's power cutoff circuit when no signal

본 고안의 회로도.Circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

A, B : 입력단자 10 : 방송 감지회로A, B: input terminal 10: broadcast detection circuit

15 : 신호 검출회로 20 : 지연회로15: signal detection circuit 20: delay circuit

25 : 제어회로 IC1 : 제어 집적 소자25: control circuit IC1: control integrated device

RY1 : 릴레이 Q1-Q5 : 트랜지스터RY1: Relay Q1-Q5: Transistor

VR1 : 가변저항 R1-R11 : 저항VR1: Variable resistor R1-R11: Resistance

C1-C7 : 콘덴서C1-C7: Capacitor

본 고안은 방송국의 방송신호 송출이 종료될 경우 텔레비젼의 전원을 자동적으로 차단시켜 주도록 한 무신호시 텔레비젼의 전원 차단 회로에 관한 것이다.The present invention relates to a power cut-off circuit of a no-signal television that automatically cuts off the power of the television when transmission of a broadcasting signal is terminated.

텔레비젼을 밤 늦도록 시청하다가 잠이 들게 되면 정규 방송이 끝나고 텔레비젼에 화면이 나타나지 않더라도 영상 잡음 및 음성 잡음이 발생하여 텔레비젼의 수명 단축 및 전력 낭비의 원인이 되는 것으로써 종래에도 상기와 같은 원인을 제거 하고자 방송 신호에 포함된 수평 동기 신호의 유무를 검출하여 방송 종료시 텔레비젼의 전원을 차단시켜 주는 회로가 제안되었으나 이는 회로 구성이 복잡하여 생산비 상승을 초래하는 것이었다.If you fall asleep while watching TV late at night, even if the screen is not displayed on the TV after the regular broadcast, video noise and voice noise are generated, which causes shortening of the life of the TV and waste of power. In order to detect the presence of a horizontal sync signal included in the broadcast signal, a circuit for shutting off the power supply of the television at the end of the broadcast has been proposed, but the circuit configuration is complicated, resulting in an increase in the production cost.

본 고안은 이와 같은 점을 감안하여 간단한 회로 구성에 의거 방송국의 방송 신호가 인가되지 않으면 텔레비젼의 전원을 확실하게 차단시켜 텔레비젼의 수명 연장 및 전력 절감을 이룰 수 있도록 한 무신호시 텔레비젼의 전원 차단 회로를 제공하고자 하는 것으로 방송 감지 회로에서 플라이백 펄스와 수평 동기 신호를 검출하여 방송 신호를 감지하고 상기 방송 감지 회로의 출력으로 구동되는 신호 검출 회로에서 방송 신호가 인가되지 않을 경우 지연 회로를 동작시켜 일정 시간 경과할 때까지 방송 신호가 인가되지 않으면 제어회로를 동작시켜 텔레비젼의 주전원을 차단시키도록 한 것이다.In view of the above, the present invention is based on a simple circuit configuration, when a broadcasting signal of a broadcasting station is not applied, the power cut-off circuit of a no-signal television is extended so that the power of the television is cut off reliably so that the life of the television can be extended and power can be saved. When the broadcast detection circuit detects a flyback pulse and a horizontal synchronizing signal to detect a broadcast signal and the broadcast signal is not applied from the signal detection circuit driven by the output of the broadcast detection circuit, the delay circuit is operated to a constant level. If the broadcast signal is not applied until the time elapses, the control circuit is operated to cut off the main power supply of the television.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

플라이백 트랜스의 히터 펄스가 입력단자(A)로 인가되어 저항(R1)과 콘덴서(C3)에서 적분된 후 트랜지스터(Q1)의 콜렉터와 에미터가 접지된 트랜지스터(Q2)의 베이스에 인가되게 연결하고 방송 신호에서 분리되어 입력단자(B)로 인가되는 수평 동기 신호는 저항(R2)(R3)과 콘덴서(C1)(C2)에 의하여 적분된 후 에미터가 접지된 트랜지스터(Q1)의 베이스에 인가되도록 연결하여 방송 신호 유무를 감지하여 방송 감지 회로(10)를 구성한다.The heater pulse of the flyback transformer is applied to the input terminal (A) and integrated in the resistor (R1) and the capacitor (C3) and connected so that the collector and emitter of the transistor (Q1) are applied to the base of the grounded transistor (Q2). The horizontal sync signal is separated from the broadcast signal and applied to the input terminal B. The horizontal sync signal is integrated by the resistors R2 and R3 and the capacitors C1 and C2, and then the emitter is grounded to the base of the transistor Q1. Connect to be applied to detect the presence of a broadcast signal to configure the broadcast detection circuit 10.

그리고 트랜지스터(Q2)의 콜렉터에는 콘덴서(C4)와 저항(R4)(R5)을 통하여 트랜지스터(Q3)의 베이스를 연결하고 상기 트랜지스터(Q3)의 에미터에는 전원(B^-)이 인가되게 연결하는 한편 트랜지스터(Q3)의 콜렉터 출력은 저항(R6)을 통하여 접지시킴가 동시에 에미터가 접지된 트랜지스터(Q4)의 베이스에 인가되도록 신호 검출 회로(15)를 구성한다.The base of the transistor Q3 is connected to the collector of the transistor Q2 through the capacitor C4 and the resistors R4 and R5, and the power B ^- is applied to the emitter of the transistor Q3. On the other hand, the collector output of transistor Q3 is grounded via resistor R6 and at the same time configures signal detection circuit 15 so that the emitter is applied to the base of transistor Q4 grounded.

또한 트랜지스터(Q4)의 콜렉터에는 제어 집적 소자(IC1)의 단자(1)를 연결함과 동시에 콘덴서(C5)(C6)를 통하여 제어 집적소자(IC1)의 단자(2)(5)를 연결하며 제어 집적소자(IC1)의 단자(8)에는 전원(B+)을 인가시킴과 동시에 가변저항(VR1)과 저항(R7)을 연결하고 전원(B+)이 저항(R8)(R9)과 콘덴서(C7)를 통하여 제어 집적소자(IC1)의 단자(6)(7)에 인가되도록 지연회로(20)를 구성한다.In addition, the terminal 1 of the control integrated device IC1 is connected to the collector of the transistor Q4 and the terminals 2 and 5 of the control integrated device IC1 are connected through the capacitors C5 and C6. The power supply B + is applied to the terminal 8 of the control integrated device IC1 and the variable resistor VR1 and the resistor R7 are connected to each other, and the power supply B + is connected to the resistors R8, R9, and capacitor C7. The delay circuit 20 is configured to be applied to the terminals 6 and 7 of the control integrated device IC1 through ().

이때 지연회로(20)의 제어 집적 소자(IC1)는 단자(1)로 로우 레벨이 인가될때 동작을 개시하여 콘덴서(C5)(C7)에 전하가 충전된 동안 단자(3)로 하이 레벨을 출력시키며 콘덴서(C5)(C7)의 충전이 끝나면 단자(3)로 로우 레벨을 출력시키도록 구성한다.At this time, the control integrated device IC1 of the delay circuit 20 starts operation when a low level is applied to the terminal 1, and outputs a high level to the terminal 3 while charge is charged in the capacitors C5 and C7. After the charging of the capacitors C5 and C7 is completed, the low level is output to the terminal 3.

그리고 제어 집적소자(IC1)의 단자(3)에는 저항(R10)을 통하여 전원(B+)이 저항(R11)을 거쳐 인가되는 트랜지스터(Q5)의 베이스를 연결하며 상기 트랜지스터(Q5)의 콜렉터는 접지시키고 에미터는 릴레이(RY1)를 연결하여 릴레이(RY1)로 텔레비젼의 주전원을 제어하도록 제어회로(25)를 구성한다.In addition, the terminal 3 of the control integrated device IC1 connects the base of the transistor Q5 to which the power supply B + is applied via the resistor R11 through the resistor R10, and the collector of the transistor Q5 is grounded. The emitter connects the relay RY1 to configure the control circuit 25 to control the main power supply of the television with the relay RY1.

이때 릴레이(RY1)가 동작하면 텔레비젼의 주전원이 "오프"되도록 구성한 것이다.At this time, when the relay RY1 operates, the main power supply of the television is configured to be “off”.

이와 같이 구성된 본 고안에서 방송국과 방송 신호가 있게 되면 입력단자(B)로 방송 신호에서 분리된 수평동기 신호가 인가되고 수평 동기 신호는 콘덴서(C1)(C2)와 저항(R2)(R3)을 통하여 적분되어 트랜지스터(Q1)와 베이스에 하이레벨로 인가되므로써 트랜지스터(Q1)는 수평 동기 신호 입력시 도통하게 된다.In the present invention configured as described above, when there is a broadcasting station and a broadcasting signal, a horizontal synchronizing signal separated from the broadcasting signal is applied to the input terminal B, and the horizontal synchronizing signal is a capacitor C1, C2 and a resistor R2, R3. Through integration and being applied to the transistor Q1 and the base at a high level, the transistor Q1 becomes conductive when the horizontal synchronization signal is input.

그러므로 수평 동기 신호가 인가되면 트랜지스터(Q1)가 도통하여 트랜지스터(Q2)의 베이스측 전위가 로우레벨로 떨어져 입력단자(A)로 인가되는 플라이백 트랜스의 히터 펄스가 트랜지스터(Q1)를 통하여 접질 흐르게 되어 트랜지스터(Q2)는 부도통하게 된다.Therefore, when the horizontal synchronizing signal is applied, the transistor Q1 is turned on so that the base-side potential of the transistor Q2 falls to the low level so that the heater pulse of the flyback transformer applied to the input terminal A flows in contact with the transistor Q1. As a result, transistor Q2 becomes non-conductive.

즉 수평 동기 신호가 입력되어지면 (방송 신호가 수신 경우)트랜지스터(Q1)가 도통하여 트랜지스터(Q2)의 베이스에 플라이백 트랜스의 히터 펄스가 인가되지 못하게 되므로 트랜지스터(Q2)는 부도통하게 된다.That is, when the horizontal synchronizing signal is input (when a broadcast signal is received), the transistor Q1 conducts and the heater pulse of the flyback transformer is not applied to the base of the transistor Q2.

이같이 트랜지스터(Q2)가 부도통하게 되면 트랜지스터(Q3)가 부도통하게 되고 트랜지스터(Q3)가 부도통하게 되면 트랜지스터(Q4)가 부도통하게 되어 제어 집적 소자(IC1)는 동작을 하지 않게 되므로 트랜지스터(Q5)의 베이스에는 저항(R11)을 통하여 전원(B+)이 인가되어 트랜지스터(Q5)가 부도통하게 된다.As such, when transistor Q2 is in a non-conductance state, transistor Q3 is in a non-conduction state, and when transistor Q3 is in a non-conduction state, transistor Q4 is in a non-state state, and control integrated device IC1 does not operate. The power source B + is applied to the base through the resistor R11 to cause the transistor Q5 to become non-conductive.

트랜지스터(Q5)가 부도통하게 되면 릴레이(RY1)가 동작하지 않게 되어 텔레비젼의 주전원은 계속 공급되는 상태가 되므로 텔레비젼의 정상적으로 구동되어 화면이 나타나게 되는 것이다.When the transistor Q5 fails, the relay RY1 does not operate and the main power of the television is continuously supplied. Thus, the television is normally driven and the screen appears.

즉, 방송 신호가 정상적으로 송출된 경우는 트랜지스터(Q1)가 도통하고 트랜지스터(Q2-Q5)는 부도통하여 릴레이(RY1)가 동작되지 않으므로 주전원이 계속 공급되어 정상적인 시청이 가능한 것이다.That is, when the broadcast signal is normally transmitted, the transistor Q1 is turned on and the transistors Q2-Q5 are not turned on, so that the relay RY1 is not operated. Thus, the main power is continuously supplied and normal viewing is possible.

그러나 방송국의 방송 신호가 송출되지 않으면 즉 방송국의 정규 방송이 끝나면 입력단자(B)로 인가되는 수평 동기 신호가 인가되지 않게 되어 트랜지스터(Q1)의 베이스에 로우레벨 전위를 인가시키게 되므로 트랜지스터(Q1)는 부도통하게 된다.However, when the broadcast signal of the broadcast station is not transmitted, that is, when the broadcast station ends its normal broadcast, the horizontal synchronization signal applied to the input terminal B is not applied, thereby applying a low level potential to the base of the transistor Q1. Will fail.

즉 수평 동기 신호가 인가되지 않으면 (방송 신호 송출이 종료되면) 저항(R2)(R3)과 콘덴서(C1)(C2)에서 수평 동기 신호를 적분하지 못하여 트랜지스터(Q1)의 베이스 전위가 로우레벨로 떨어지게 되어 트랜지스터(Q1)는 부도통하게 된다.That is, if the horizontal synchronizing signal is not applied (when the broadcast signal transmission ends), the base potential of the transistor Q1 is brought to a low level because the resistors R2 and R3 and the capacitors C1 and C2 do not integrate the horizontal synchronizing signal. As a result, the transistor Q1 is not conducting.

그리고 트랜지스터(Q1)가 부도통하게 되면 플라이백 트랜스의 히터 펄스는 저항(R1)과 콘덴서(C3)를 통하여 적분된후 트랜지스터(Q2)에 인가되어 트랜지스터(Q2)는 트랜지스터(Q1)가 부도통하고 플라이백 트랜스의 히터 펄스가 인가될 경우 도통하게 된다.When the transistor Q1 fails, the heater pulse of the flyback transformer is integrated through the resistor R1 and the capacitor C3 and applied to the transistor Q2 so that the transistor Q2 does not conduct the transistor Q1. When the heater pulse of the flyback transformer is applied, it is conducted.

트랜지스터(Q2)가 도통하게 되면 트랜지스터(Q2)의 콜렉터 전위가 떨어지게 되고 이는 저항(R4)(R5)을 통하여 트랜지스터(Q3)의 베이스 전위를 떨어뜨려 주게 되어 트랜지스터(Q3)가 도통하게 되며 트랜지스터(Q3)가 도통하면 콜렉터 출력이 트랜지스터(Q4)의 베이스에 인가되므로 트랜지스터(Q4)가 도통하게 된다.When transistor Q2 becomes conductive, the collector potential of transistor Q2 drops, which causes the base potential of transistor Q3 to drop through resistors R4 and R5, thereby causing transistor Q3 to conduct. When Q3) conducts, the collector output is applied to the base of transistor Q4, which causes transistor Q4 to conduct.

따라서 트랜지스터(Q4)의 콜렉터 전위가 로우 레벨로 떨어지게 되며 이에 따라 제어 집적 소자(IC1)의 단자(1)에 로우레벨이 인가되므로 제어 집적소자(IC1)는 동작을 개시하게 되어 단자(3)로는 하이레벨 신호를 출력시켜 트랜지스터(Q5)를 부도통시켜 줌과 동시에 콘덴서(C5)(C7)에 충전을 시작하게 된다.Therefore, the collector potential of the transistor Q4 drops to a low level. As a result, a low level is applied to the terminal 1 of the control integrated device IC1, so that the control integrated device IC1 starts operation to the terminal 3. The high level signal is output to cause the transistor Q5 to conduct non-conductively, and at the same time, the capacitors C5 and C7 start charging.

그리고 일정 시간이 지나 콘덴서(C5)(C7)의 충전이 최대로 되면 제어 집적소자(IC1)에서는 단자(3)로 로우 레벨을 출력시켜 트랜지스터(Q5)를 도통시켜 주게 된다.When the charging of the capacitors C5 and C7 is maximized after a predetermined time, the control integrated device IC1 outputs a low level to the terminal 3 to conduct the transistor Q5.

트랜지스터(Q5)가 도통하게 되면 트랜지스터(Q5)의 콜렉터에 연결된 릴레이(RY1)에 전류가 흘러 릴레이가 동작하므로써 텔레비젼의 주전원을 "오프"시켜 주어 텔레비젼 화면을 "오프"시켜 주게 된다.When the transistor Q5 conducts, current flows through the relay RY1 connected to the collector of the transistor Q5 so that the relay operates to turn off the main power supply of the television, thereby turning off the television screen.

이때 제어 집적소자(IC1)의 단자(5)에는 콘덴서(C6)를 연결하여 잡음 등에 의하여 오동작이 발생하는 것을 방지하여 주며 콘덴서(C5)(C7)에 충전되는 시간 즉 제어 집적소자(IC1)의 단자(3) 출력이 하이 레벨에서 로우 레벨로 바뀌는 시간은 가변저항(VR1)가 콘덴서(C5)의 용량을 가변시킴으로써 조정하게 된다.At this time, by connecting the capacitor (C6) to the terminal 5 of the control integrated device (IC1) to prevent the malfunction caused by noise, etc., the time that is charged in the capacitor (C5) (C7), that is, of the control integrated device (IC1) The time when the output of the terminal 3 changes from the high level to the low level is adjusted by the variable resistor VR1 by varying the capacitance of the capacitor C5.

이상에서와 같이 본 고안은 방송 신호가 없을 경우 방송 감지 회로(10)의 트랜지스터(Q2)를 도통시키고 신호 검출회로(15)의 트랜지스터(Q3)(Q4)를 도통시킨후 지연회로(20)의 제어 집적소자(IC1)에서 일정시간 지연시켜 제어회로(25)의 트랜지스터(Q5)를 구동시킴으로써 릴레이가 동작하여 텔레비젼의 주전원을 차단하도록 한 것으로 밤늦게 텔레비젼을 시청하다가 그냥 켜놓고 잠드는 경우 정규 방송이 끝나면 텔레비젼의 전원을 자동적으로 차단시켜 기기의 수명 연장을 꾀할 수 있고 불필요한 전력 낭비를 막아 전력 절감의 효과를 기대할 수 있으며 간단한 회로 구성에 의하여 동작되므로 생산비 절감의 효과가 있는 것이다.As described above, according to the present invention, when there is no broadcast signal, the transistor Q2 of the broadcast sensing circuit 10 is turned on and the transistors Q3 and Q4 of the signal detection circuit 15 are turned on. When the integrated circuit IC1 operates the transistor Q5 of the control circuit 25 with a delay for a predetermined time, the relay is operated to cut off the main power of the television. It can cut off the power supply automatically to extend the life of the device, prevent unnecessary power waste and can expect the power saving effect, and it is operated by a simple circuit configuration, thereby reducing the production cost.

Claims

The transistor Q1 driven by the integral output of the resistors R2 and R3 and the capacitors C1 and C2 for integrating the horizontal synchronous signal, and the heater pulse of the flyback transformer operated according to the driving of the transistor Q1. And a signal detection circuit (15) comprising a transistor (Q3) and a transistor (Q2) operated by driving of the transistor (Q2). And a delay circuit 20 composed of a control integrated device IC1 operated by driving of the transistor Q4 and delaying an output during a time constant by the capacitor C5 and C6 and the variable resistor VR1. And a control circuit (25) comprising a transistor (Q5) for driving the output of the integrated device (IC1) and controlling the supply of main power to the relay (RY1).