KR910004025A - 화상 메모리 제어 시스템 - Google Patents

화상 메모리 제어 시스템 Download PDF

Info

Publication number
KR910004025A
KR910004025A KR1019890010671A KR890010671A KR910004025A KR 910004025 A KR910004025 A KR 910004025A KR 1019890010671 A KR1019890010671 A KR 1019890010671A KR 890010671 A KR890010671 A KR 890010671A KR 910004025 A KR910004025 A KR 910004025A
Authority
KR
South Korea
Prior art keywords
field
memory
odd
writing
reading
Prior art date
Application number
KR1019890010671A
Other languages
English (en)
Other versions
KR920008632B1 (ko
Inventor
이선태
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019890010671A priority Critical patent/KR920008632B1/ko
Publication of KR910004025A publication Critical patent/KR910004025A/ko
Application granted granted Critical
Publication of KR920008632B1 publication Critical patent/KR920008632B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)
  • Studio Circuits (AREA)

Abstract

내용 없음.

Description

화상 메모리 제어 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 모화면에 자화면을 끼워 넣는 위치를 나타낸 도면,
제2도는 제1도의 시간관계를 2필드에 걸쳐서 나타냄과 동시에 추월 발생의 원리설명 및 본 발명의 요건의 하나인 추월판별 방법의 설명도,
제3도는 자화면의 기수필드와 우수필드의 관계를 나타낸 도면,
제4도는 본 발명의 실시예를 나타낸 블럭도이다.

Claims (2)

  1. 기입속도와 독출속도가 다르며, 또한 동시 기입 동시 독출을 하는 화상용 메모리 장치에 있어서, 우수필드용 및 기수 필드용의 각 메모리와; 모화면과 자화면의 위상 관계를 보고 화면내 추월이 발생하는지의 여부를 판별하는 수단과; 추월이 발생하지 않는 경우 자화면 신호갈 기수 필드의 경우는 기수필드용 메모리에 기입하고, 자화면이 우수필드의 경우는 우수필드용 메모리에 기입하는 수단과; 추월이 발생할 경우 기수 필드를 우수용 메모리에, 우수필드를 기수용 메모리에 각각 기입하는 수단 및 우수 거나 기수의 어느 한쪽만의 필드를 1주사선분 만큼 기입 위치를 이동시키는 수단과; 모화면이 우수 필드라면 우수용 메모리를 기수 필드라면 기수 필드용 메모리를 독출하는 수단들로 구성시킨 화상 메모리 제어 시스템.
  2. 기입속도와 독출속도가 다르며, 또한 동시기입 동시 독출을 하는 방법에 있어서, 비디오 신호를 수신하여 분리된 동기신호로부터 VD 및 HD 신호를 발생시키는 단계와; 모화면과 자화면의 위상관계를 보고 화면내 추월이 발생하는 지의 여부를 판별하는 단계와, 추월이 발생하지 않은 경우 자화면 신호가 기수필드의 경우 기수필드용 메모리에 기입하고 자화면이 우수필드의 경우는 우수필드용 메모리에 기입하는 단계와, 추월이 발생한 경우 기수 필드를 우수용 메모리에, 우수필드를 기수용 메모리에 각각 기입하고 우수거나 기수의 어느한쪽만의 필드를 1주선분만큼 기입위치는 이동시키는 단계와 모화면이 우수필드라면 우수용 메모리를, 기수필드라면 기수필드용 메모리를 독출하는 단계로 이루어진 화상메모리 제어 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890010671A 1989-07-27 1989-07-27 화상메모리 제어장치 및 방법 KR920008632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890010671A KR920008632B1 (ko) 1989-07-27 1989-07-27 화상메모리 제어장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890010671A KR920008632B1 (ko) 1989-07-27 1989-07-27 화상메모리 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR910004025A true KR910004025A (ko) 1991-02-28
KR920008632B1 KR920008632B1 (ko) 1992-10-02

Family

ID=19288450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890010671A KR920008632B1 (ko) 1989-07-27 1989-07-27 화상메모리 제어장치 및 방법

Country Status (1)

Country Link
KR (1) KR920008632B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309851B1 (ko) * 1992-11-19 2001-12-15 소니 컴퓨터 엔터테인먼트 인코포레이티드 화상작성장치와화상작성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309851B1 (ko) * 1992-11-19 2001-12-15 소니 컴퓨터 엔터테인먼트 인코포레이티드 화상작성장치와화상작성방법

Also Published As

Publication number Publication date
KR920008632B1 (ko) 1992-10-02

Similar Documents

Publication Publication Date Title
KR970017155A (ko) 영상 신호 처리 장치
KR890017977A (ko) 영상 신호의 방식변환장치
KR900002647A (ko) 수퍼 인포즈 장치
KR870004624A (ko) 2화면 텔레비탬 수상기
KR910003558A (ko) 화상 검색장치
KR960020555A (ko) 2차원 영상을 3차원 영상으로 변환하는 방법
KR910010348A (ko) 화소수 변환 회로
KR880013389A (ko) 비디오 신호의 시간 확장 회로
KR920008660A (ko) 화상표시 제어장치
JPS6454985A (en) Video reproducer
KR950013240A (ko) 영상 신호 재생 장치
KR840008070A (ko) 그래픽 디스플레이 시스템
KR910004025A (ko) 화상 메모리 제어 시스템
KR850008088A (ko) 순차 주사 텔레비젼 장치
KR850000859A (ko) 정보신호의 전송 방식
KR970004742A (ko) 화상표시장치
KR960030680A (ko) 텔레비젼의 필드주파수 변환회로
KR940008449A (ko) 다중분할화면을 이용한 채널검색방법 및 장치
KR970004746A (ko) 플라즈마 디스플레이 패널 텔레비젼의 프레임 메모리장치
KR0165394B1 (ko) 화상처리장치의 메모리 리프레쉬 방법 및 장치
SU1658204A1 (ru) Устройство дл отображени информации на экране телевизионного приемника
KR880012111A (ko) 입체 tv의 플리커(flicker) 제거장치
KR890011430A (ko) 흑백 정지화상의 기록 및 재생회로
SU1142838A1 (ru) Устройство дл сопр жени пам ти с процессором
KR910017857A (ko) 디스플레이 제어 방식

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030929

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee