Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이헌조, 주식회사 금성사filedCritical이헌조
Priority to KR1019890010060ApriorityCriticalpatent/KR910003954A/en
Publication of KR910003954ApublicationCriticalpatent/KR910003954A/en
Control Of Indicators Other Than Cathode Ray Tubes
(AREA)
Abstract
내용 없음.No content.
Description
NIDPCM 디코더의 데이터 신장회로Data Expansion Circuit of NIDPCM Decoder
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.
제2도는 본 발명의 데이터 신장회로도.2 is a data expansion circuit diagram of the present invention.
Claims (1)
입력데이타(MSB-LSB)를 직렬구동하는 쉬프트레지스터(3)(4)(5)에 입력하며, 상기 입력데이타의 최상위자리비트 데이터(MSB)를 상기 쉬프트레지스터(3)의 출력으로 직렬구동하는 쉬프트레지스터(1)(2)(3)의 출력으로 직렬구동하는 쉬프트레지스터(1)(2)에 입력하고, 모드신호가 인버터(I3)를 통과한후 상기 최상위자리비트데이타(MSB)와 함께 앤드 게이트(AND1)를 통해 오아게이트(OR1)의 일측에 입력하며, 상기 모드신호 및 최상위자리비트데이타(MSB)를 앤드게이트(AND2)를 통해 상기 쉬프트레지스터(5)에 입력한후 그의 출력으로 상기 오아게이트(OR1)의 타측에 입력하여 상기 쉬프트레지스터(4)의 직렬구등을 제어하고, 상기 모드신호가 인버터(11)를 통해 가신기(9)에 세트값을 지정한후 레인지데이타(MSB)(2SB)(LSB)와 함께 쉬프트횟수를 결정하여 카운터(8)를 통해 계수하고, 인버터(I2)를 통해 플립플롭(6)(7)을 로드하여 상기 쉬프트레지스터(1)2)(3)(4)의 출력을 재생데이타로 인가하게 구성하여된 것을 특징으로 하는NlDPCM 디코더의 데이타 신장회로.Inputs the input data (MSB-LSB) to the shift register (3) (4) (5) for serial drive, and serially drives the most significant digit data (MSB) of the input data to the output of the shift register (3). Input to the shift register (1) (2) which is driven in series with the output of the shift register (1) (2) (3), and after the mode signal passes through the inverter (I3) together with the most significant digit bit data (MSB) Input to one side of the OR gate (OR1) through the AND gate (AND1), and inputs the mode signal and the most significant digit bit data (MSB) to the shift register (5) through the AND gate (AND2) to its output. Input to the other side of the ora gate (OR1) to control the series light of the shift register (4), the mode signal is assigned to the display unit (9) through the inverter 11 and then the range data (MSB) Determine the number of shifts with (2SB) (LSB) and count down with counter (8). The NlDPCM decoder may be configured to load flip-flops 6 and 7 through an inverter I2 and to apply the outputs of the shift registers 1, 2, 3, and 4 as reproduction data. Data extension circuit.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR1019890010060A1989-07-141989-07-14
Data Expansion Circuit of NIDPCM Decoder
KR910003954A
(en)