KR910002954Y1 - Frequency fecture repensating circuit - Google Patents

Frequency fecture repensating circuit Download PDF

Info

Publication number
KR910002954Y1
KR910002954Y1 KR2019860007323U KR860007323U KR910002954Y1 KR 910002954 Y1 KR910002954 Y1 KR 910002954Y1 KR 2019860007323 U KR2019860007323 U KR 2019860007323U KR 860007323 U KR860007323 U KR 860007323U KR 910002954 Y1 KR910002954 Y1 KR 910002954Y1
Authority
KR
South Korea
Prior art keywords
transistor
resistor
transistors
resistors
circuit
Prior art date
Application number
KR2019860007323U
Other languages
Korean (ko)
Other versions
KR870019252U (en
Inventor
이윤기
손관수
Original Assignee
주식회사금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사금성사, 구자학 filed Critical 주식회사금성사
Priority to KR2019860007323U priority Critical patent/KR910002954Y1/en
Publication of KR870019252U publication Critical patent/KR870019252U/en
Application granted granted Critical
Publication of KR910002954Y1 publication Critical patent/KR910002954Y1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Picture Signal Circuits (AREA)

Abstract

내용 없음.No content.

Description

주파수 특성 보상 회로Frequency characteristic compensation circuit

제1도는 종래의 영상출력회로1 is a conventional image output circuit

제2도는 본 고안에 따른 주파수 특성 보상회로를 부가한 영상 출력회로.2 is a video output circuit with a frequency characteristic compensation circuit according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

2, 3, 4 : R. G. B : 영상신호 입력부 5 : 트랜지스터 구동회로2, 3, 4: R. G. B: Image signal input unit 5: Transistor driving circuit

D2, D2', D2" : 다이오우드 C2, C2', C2" : 콘덴서D2, D2 ', D2 ": Diode C2, C2', C2": Capacitor

R5, R6, R2, R2', R2" : 저항 Q3: 트랜지스터R5, R6, R2, R2 ', R2 ": resistor Q 3 : transistor

본 고안은 가전기기의 영상출력단에 주파수 특성을 보상하는 보상회로에 관한 것으로 특히, 입력신호가 TTL 또는 아날로그 신호일 경우에 적당하도록 한 주파수 특성 보상회로에 관한 것이다.The present invention relates to a compensation circuit for compensating frequency characteristics at an image output terminal of a home appliance, and more particularly, to a frequency characteristic compensation circuit suitable for a case where an input signal is a TTL or analog signal.

종래의 영상 출력회로에는 입력신호가 TTL 또는 아날로그 신호일 경우 입력 신호와 관계없이 저항이 연결되어 있으므로 TTL 또는 아날로그 신호의 주파수 특성을 제어 할수 없는 결함이 발생하였다.In the conventional video output circuit, when the input signal is a TTL or analog signal, a resistor is connected regardless of the input signal, thereby causing a defect that cannot control the frequency characteristics of the TTL or analog signal.

따라서 본 고안은 상기한 단점을 개선 시키기 위해 안출된 것으로 입력신호가 아날로그 신호일 경우는 저항에 의해 주파수 특성을 알맞게 선정하고, TTL신호일 경우에는 저항과 콘덴서에 의해 주파수 특성을 선정 하도록 하려는 것이다.Therefore, the present invention was devised to improve the above-mentioned disadvantages, and when the input signal is an analog signal, a frequency characteristic is appropriately selected by a resistor, and in the case of a TTL signal, a frequency characteristic is selected by a resistor and a capacitor.

종래의 영상 출력 회로는 다음과 같은 구성으로 도면에 의해 설명하면 제1도에 도시한 바와 같이 저항(R1)에 전원(Bl+)이 인가되어 저항(R1)은 제너 다이오우드(ZD1)를 통해 접지 접속하고 또한 접지 접속된 콘덴서(C1)와 접속하여 트랜지스터(Q1)의 베이스에 연결하고 트랜지스터(Q1)의 컬렉터는 코일(L1)과 저항(R2)를 통해 전원(B2+)이 인가되고 또한 저항(R4)를 통해 브라운관의 전자총(R)과 연결하고, 트랜지스터(Q1)의 에미터는 트랜지스터(Q2)의 컬렉터에 연결되며 트랜지스터(Q2)의 베이스에는 R영상 입력부(1)를 연결하고 에미터는 저항(R3)을 통해 접지 접속되며 G. B영상 입력 부도 상기한 바와 같은 형태로 브라운관의 전자총(G. B)에 연결된 구성이다.In the conventional video output circuit, the power supply Bl + is applied to the resistor R1 as shown in FIG. 1 and the resistor R1 is grounded through the zener diode ZD1. Connected to the base of transistor Q1 connected to the grounded capacitor C1, and the collector of transistor Q1 is supplied with a power source B2 + through coil L1 and resistor R2, (R4) is connected to the electron gun R of the CRT, the emitter of transistor Q1 is connected to the collector of transistor Q2, the R image input unit 1 is connected to the base of transistor Q2, and the emitter is a resistor Ground connected via R3, and the G. B image input unit is connected to the electron gun G. B of the CRT as described above.

R. G. B의 영상 입력이 트랜지스터(Q2)의 베이스에 인가되면 트랜지스터(Q2)는 도통되며 트랜지스터(Q1)도 도통되어 브라운관의 전자총(R. G. B)에 신호 출력이 인가된다.When the image input of R. G. B is applied to the base of transistor Q2, transistor Q2 is turned on and transistor Q1 is also turned on so that signal output is applied to the electron gun R. G. B of the CRT.

이 때 트랜지스터(Q2)의 에미터에 저항(R3)이 연결되어 있으므로 R. G. B영상 입력이 TTL 및 아날로그 신호일 경우에 아무런 영향을 미치지 못하는 결함이 발생되었다.At this time, since the resistor R3 is connected to the emitter of the transistor Q2, a defect that has no effect when the R. G. B image input is a TTL and an analog signal is generated.

따라서 상기한 결함을 개선하기 위해 본 고안은 다음과 같이 구성하며 도면에 의해 설명하면 제2도에 도시한바와 같이 저항(R1, R2, R3, R4, R1', R2', R3', R4', R1", R2", R3", R4")과 트랜지스터(Q1, Q2, Q1', Q2', Q1", Q2")와 제너 다이오우드(ZD1, ZD1', ZD1")와 콘덴서(C1, C1', C1")와 코일(L1, L1', L1")과 전원(BI+, B2+)과 브라운관의 전자총(R. G. B)과 R영상 입력부(2)와 G영상 입력부(3)와 B영상 입력부(4)로 구성된 영상출력회로에 트랜지스터 구동회로(5)를 저항(R5)에 연결하고 저항(R5)은 접지 접속된 저항(R6)과 연결하여 트랜지스터(Q3)의 베이스에 연결하고 트랜지스터(Q3)의 에미터는 접지 접속하며 컬렉터는 다이오우드(D2, D2', D2")와 콘덴서(C2, C2', C2")를 통해 트랜지스터(Q2,Q2',Q2")의 에미터와 저항(R2, R2', R2")의 접속점에 연결한 구성으로 좀더 상세히 설명하면, 트랜지스터 구동 회로(5)를 저항(R5)에 연결하고 저항(R5)은 접지 접속된 저항(R6)과 연결하여 트랜지스터(Q3)의 베이스에 연결하며, 트랜지스터(Q3)의 에미터는 접지 접속하고 컬렉터는 다이오우드(D2, D2', D2")와 콘덴서(C2, C2', C2")를 통해 트랜지스터(Q2, Q2', Q2")의 에미터에 각각 연결하고 트랜지스터(Q2, Q2', Q2")의 에미터는 저항(R2, R2', R2")을 통해 접지 접속되며 컬렉터는 트랜지스터(Q1, Q1', Q1")의 에미터에 연결하고 전원(BI+)이 인가된 저항(R1, R1', R1")은 제너다이오우드(ZD1, ZD1', ZD1")를 통해 접지 접속되며 저항(R1, R1', R1")과 제너다이오우드(ZD1, ZD1', ZD1")의 접속점에 접지 접속된 콘덴서(C1, C1', C1")를 연결하여 트랜지스터(Q1, Q1', Q1")의 베이스에 연결하며 컬렉터는 코일(L1, L1', L1")과 저항(R3, R3', R3")를 통해 전원(B2+)이 인가되고 또한 저항(R4, R4', R4")을 통해 브라운관의 전자총(R. G. B)에 연결된 구성이다.Therefore, in order to improve the above defects, the present invention is constructed as follows. Referring to the drawings, resistors R1, R2, R3, R4, R1 ', R2', R3 ', and R4' as shown in FIG. , R1 ", R2", R3 ", R4"), transistors Q1, Q2, Q1 ', Q2', Q1 ", Q2", Zener diodes ZD1, ZD1 ', ZD1 "and capacitors C1, C1 ', C1'), coils (L1, L1 ', L1 "), power supply (BI + , B2 + ), CRT (RG B), R image input (2), G image input (3) and B image The transistor driving circuit 5 is connected to the resistor R5 in the image output circuit including the input unit 4, and the resistor R5 is connected to the base of the transistor Q3 by connecting the resistor R6 connected to the ground and the transistor ( The emitter of Q3) is connected to ground, and the collector is connected to diodes (D2, D2 ', D2 ") and capacitors (C2, C2', C2") and emitters and resistors (R2) of transistors (Q2, Q2 ', Q2 "). , R2 ', R2 " Is connected to resistor R5 and resistor R5 is connected to ground connected resistor R6 to the base of transistor Q3, the emitter of transistor Q3 is connected to ground and the collector is diode D2, D2. ', D2 ") and capacitors C2, C2', and C2", respectively, to the emitters of transistors Q2, Q2 ', and Q2 ", and the emitters of transistors Q2, Q2', and Q2" are resistors ( Ground connected via R2, R2 ', R2 ", and the collector is connected to the emitters of transistors Q1, Q1', Q1" and the resistors R1, R1 ', R1 "to which power supply BI + is applied. Capacitors C1 and C1 'connected to ground via Zener diodes ZD1, ZD1' and ZD1 "and grounded to the connection points of resistors R1, R1 'and R1" and Zener diodes ZD1, ZD1' and ZD1 ". , C1 ") to the base of the transistors Q1, Q1 ', Q1", and the collector is supplied via the coils L1, L1', L1 "and resistors R3, R3 ', R3". applying a +) is also open to the resistor (R4, R4 ', R4 " ) an electron gun (RG B) of the cathode-ray tube through With a configuration.

R. G. B영상입력이 TTL인 경우는 트랜지스터 구동 회로(5)의 출력이 "하이"가 되어 저항(R5)과 저항(R6)의 바이어스에 의해 트랜지스터(Q3)는 도통된다.When the R. G. B video input is TTL, the output of the transistor driving circuit 5 becomes "high" and the transistor Q3 is turned on by the bias of the resistor R5 and the resistor R6.

따라서 트랜지스터(Q2, Q2', Q2")의 에미터에는 저항(R2, R2', R2")과 콘덴서(C2, C2', C2")가 병렬 접속되어, R. G. B영상 입력이 트랜지스터(Q2, Q2', Q2")에 인가되면 트랜지스터(Q2, Q2', Q2")는 도통되며 또한 트랜지스터(Q1, Q1', Q1")도 도통되어 브라운관의 전자총(R. G. B)에는 저항(R2, R2', R2")과 콘덴서(C2, C2', C2")에 의해 주파수 특성이 개선된 신호가 인가된다.Therefore, the resistors R2, R2 ', and R2 "and the capacitors C2, C2', and C2" are connected in parallel to the emitters of the transistors Q2, Q2 ', and Q2 ". When applied to Q2 ', Q2 "), transistors Q2, Q2', Q2" are conducted, and transistors Q1, Q1 ', Q1 "are also conducted, and resistors R2, R2' are applied to the electron gun RG B of the CRT. , R2 ") and capacitors C2, C2 ', C2 " are applied with signals having improved frequency characteristics.

또한 R. G. B영상 입력이 아날로그 신호인 경우에는 트랜지스터 구동 회로(5)의 출력이 "로우"가 되어 트랜지스터(Q3)는 오프되고 트랜지스터(Q2, Q2', Q2")의 에미터에는 저항(R2, R2', R2")만 연결된 동작을 한다.When the RG B image input is an analog signal, the output of the transistor driving circuit 5 becomes " low " so that the transistor Q3 is turned off and the emitters of the transistors Q2, Q2 'and Q2 " Only R2 'and R2 ") are connected.

이때 R. G. B영상입력 신호가 트랜지스터(Q2, Q2', Q2")의 베이스에 인가되면 트랜지스터(Q2, Q2', Q2")는 도통되고, 트랜지스터(Q1, Q1', Q1")도 도통되며 저항(R2, R2', R2")에 의해 주파수 특성이 개선된 신호는 브라운관의 전자총(R. G. B)에 인가된다.At this time, when the RG B image input signal is applied to the bases of the transistors Q2, Q2 ', and Q2 ", the transistors Q2, Q2', and Q2" are turned on, and the transistors Q1, Q1 ', Q1 "are turned on, and the resistors are turned on. The signal whose frequency characteristic is improved by (R2, R2 ', R2 ") is applied to the electron gun RG B of the CRT.

따라서 영상 입력 신호가 아날로그일 경우는 트랜지스터(Q3)가 오프되어 저항(R2, R2', R2")에 의해서만 주파수 특성이 결정되며 아날로그 신호에 맞게 저항(R2, R2', R2")값을 선정하여 최적의 주파수 특성을 갖도록 조절하며, 영상 입력 신호가 TTL신호인 경우에는 트랜지스터(Q3)가 도통되므로 트랜지스터(Q2, Q2', Q2")의 에미터에는 콘덴서(C2, C2', C2")와 저항(R2, R2', R2")의 병렬 접속이 연결되어 콘덴서(C2, C2', C2")의 값을 선정하여 TTL영상 신호의 주파수 특성이 최적이 되도록 조절 하므로써 영상 신호 입력이 아날로그 또는 TTL 신호가 되어도 항상 최적의 주파수 특성을 갖는 효과가 있다.Therefore, when the image input signal is analog, transistor Q3 is turned off, and the frequency characteristics are determined only by the resistors R2, R2 ', and R2 ", and the resistors R2, R2', and R2" are selected according to the analog signal. The transistor Q3 is turned on when the image input signal is a TTL signal, so that the emitters of the transistors Q2, Q2 ' The parallel connection of the resistors (R2, R2 ', R2 ") is connected to select the value of the capacitors (C2, C2', C2") to adjust the frequency characteristics of the TTL video signal to the optimum, so that the video signal input is analog or Even if it is a TTL signal, there is an effect of always having an optimum frequency characteristic.

따라서 본 고안에 따른 주파수 특성 보상 회로는 TTL 또는 아날로그 신호가 입력되는 경우 저항(R2, R2', R2")과 콘덴서(C2, C2', C2")를 이용하여 브라운관의 전자총(R. G. B)에 주파수 특성이 개선된 신호가 입력되어 최적의 출력을 나타내므로 제품의 성능 및 신뢰도가 향상되는 장점이 있다.Therefore, the frequency characteristic compensation circuit according to the present invention uses the resistors (R2, R2 ', R2 ") and capacitors (C2, C2', C2") when a TTL or analog signal is input to the electron gun (RG B) of the CRT. Since the signal with the improved frequency characteristic is input to show the optimum output, the product performance and reliability are improved.

미설명부호는 B1+, B2+는 전원이고, ZD1, ZD1', ZD1"는 제너다이오우드이고, C1, C1', C1"는 콘덴서, R1, R1', R1", R3, R3', R3", R4, R4', R4")는 저항, Q1, Q1', Q1", Q2, Q2', Q2"는 트랜지스터, L1, L1', L1"는 코일 이며, R. G. B는 브라운관의 전자총이다.Reference numerals B1 + , B2 + are power supplies, ZD1, ZD1 ', ZD1 "are Zener diodes, C1, C1', C1" are capacitors, R1, R1 ', R1 ", R3, R3', R3" , R4, R4 'and R4 ") are resistors, Q1, Q1', Q1", Q2, Q2 'and Q2 "are transistors, L1, L1' and L1" are coils, and RG B is an electron gun of a CRT.

Claims (1)

저항(R1, R2, R3, R4, R1', R2', R3', R4', R1", R2", R3", R4")과 트랜지스터(Q1, Q1', Q1", Q2, Q2', Q2"), 제너다이오우드(ZD1, ZD1', ZD1")와 콘덴서(C1, C1', C1")와 코일(L1, L1', L1")과 전원(Bl+, B2+)과 브라운관의 전자충(R. G. B)과 R영상 입력부(2)와 G영상 입력부(3), B영상 입력부(4)로 구성된 영상 출력회로에 있어서, 트랜지스터 구동회로(5)를 저항(R5)에 연결하고 저항(R5)은 접지 접속된 저항(R6)과 연결하여 트랜지스터(Q3)의 베이스에 연결하고 트랜지스터(Q3)의 에미터는 접지 접속하며 그 콜렉터는 다이오우드(D2, D2', D2")와 콘덴서(C2, C2', C2")를 통해 트랜지스터(Q2, Q2', Q2")의 에미터와 저항(R2, R2', R2")의 접속점에 연결하여 영상 출력단에 인가되는 주파수 특성을 보상하도록 구성한 것을 특징으로하는 주파수 특성 보상 회로.Resistors R1, R2, R3, R4, R1 ', R2', R3 ', R4', R1 ", R2", R3 ", R4", and transistors Q1, Q1 ', Q1 ", Q2, Q2', Q2 "), Zener diodes (ZD1, ZD1 ', ZD1"), condensers (C1, C1', C1 "), coils (L1, L1 ', L1"), power sources (Bl + , B2 + ) and electrons in CRT In an image output circuit composed of a charge RG B, an R image input unit 2, a G image input unit 3, and a B image input unit 4, the transistor driving circuit 5 is connected to the resistor R5 and the resistor ( R5 is connected to the grounded resistor R6 and connected to the base of transistor Q3. The emitter of transistor Q3 is connected to ground. The collector is diodes D2, D2 ', D2 "and capacitor C2, C2 ', C2 ") to connect the emitters of transistors Q2, Q2', Q2" and resistors R2, R2 ', and R2 "to compensate for frequency characteristics applied to the video output. Frequency characteristic compensation circuit.
KR2019860007323U 1986-05-26 1986-05-26 Frequency fecture repensating circuit KR910002954Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860007323U KR910002954Y1 (en) 1986-05-26 1986-05-26 Frequency fecture repensating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860007323U KR910002954Y1 (en) 1986-05-26 1986-05-26 Frequency fecture repensating circuit

Publications (2)

Publication Number Publication Date
KR870019252U KR870019252U (en) 1987-12-28
KR910002954Y1 true KR910002954Y1 (en) 1991-05-03

Family

ID=19252066

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860007323U KR910002954Y1 (en) 1986-05-26 1986-05-26 Frequency fecture repensating circuit

Country Status (1)

Country Link
KR (1) KR910002954Y1 (en)

Also Published As

Publication number Publication date
KR870019252U (en) 1987-12-28

Similar Documents

Publication Publication Date Title
JPH0229169A (en) Wide band ab class crt cathode drive circuit
JPS6050112B2 (en) Color signal output circuit
KR910002954Y1 (en) Frequency fecture repensating circuit
CA1078504A (en) Video amplifier including an a-c coupled voltage follower output stage
US4727336A (en) Wide band low power loss video amplifier
US4318052A (en) Wideband high voltage video amplifier
US5282039A (en) Video signal amplifier arrangement for a television display tube
US4858015A (en) Video display driver coupling circuit
US4275417A (en) Aperture correction signal processing circuit
US3984729A (en) Deflection waveform correction signal generator
US3969653A (en) Deflection circuit for television receiver set or the like
US4184176A (en) Amplifier having different low-frequency and high-frequency feedback networks
US5614794A (en) Horizontal deflection circuit for a multisync monitor
KR100307572B1 (en) Automatic kinescope bias device to prevent hot start flash
US4651063A (en) Horizontal deflection circuit
US4870331A (en) Circuit arrangement for a picture display device for the stabilization of the size of the picture displayed
KR920001471Y1 (en) Blanking circuit for c.r.t.
US3969579A (en) Contrast, brightness and peaking control circuit
KR900000566Y1 (en) Dc regenerating circuits of television
US4518923A (en) Preamplifier
US3911317A (en) Current bootstrap to reduce interelectrode capacitance effect in a vacuum tube
KR100599143B1 (en) Blanked dynamic focus power supply transient elimination
KR910004607Y1 (en) Crt drive circuit on monitor
KR900010810Y1 (en) Dual mode automatic transfer circuit of monitor
KR960004980Y1 (en) Aspect line deletion circuit of monitor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981216

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee