KR910002946Y1 - Low consumption circuit for vertical output - Google Patents
Low consumption circuit for vertical output Download PDFInfo
- Publication number
- KR910002946Y1 KR910002946Y1 KR2019870019131U KR870019131U KR910002946Y1 KR 910002946 Y1 KR910002946 Y1 KR 910002946Y1 KR 2019870019131 U KR2019870019131 U KR 2019870019131U KR 870019131 U KR870019131 U KR 870019131U KR 910002946 Y1 KR910002946 Y1 KR 910002946Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- vertical
- output
- circuit
- transistors
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 본 고안의 각부 파형도.2 is a waveform diagram of each part of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 수직 출력 회로 2 : 버퍼부1: vertical output circuit 2: buffer part
Q1-Q11: 트랜지스터 C1-C3: 콘덴서Q 1 -Q 11 : Transistor C 1 -C 3 : Capacitor
R1-R15: 저항 D1-D6: 다이오드R 1 -R 15 : Resistor D 1 -D 6 : Diode
DY : 수직 편향 요크DY: vertical deflection yoke
본 고안은 텔레비젼의 수직 편향 출력회로에서의 소비 전력을 절약해 주도록 한 수직 출력 회로의 저소비전력화 회로에 관한 것이다.The present invention relates to a low power consumption circuit of a vertical output circuit to save power consumption in a vertical deflection output circuit of a television.
현재의 일반적인 텔레비젼의 동향은 종래의 소형, 단순화 기능을 벗어나 점차 대형, 다기능화 되어가고 있는 추세이다. 이렇게 대형, 다기능화됨에 따라서 점차 전력 소모도 커지게되며 전력 소모의 증가는 그만큼 열이 발생된다는 것을 의미하게 되므로 열에 의한 제품의 신뢰성과 안정성에도 커다란 영향을 미치게 되는 문제점이 있는 것이었다.The current trend of the general television is getting bigger and more versatile than the conventional small and simplified functions. As such a large and multifunctional, power consumption is gradually increased, and the increase in power consumption means that heat is generated. Therefore, there is a problem that greatly affects the reliability and stability of the product due to heat.
본 고안은 이와 같은 점을 감안하여 텔레비젼의 편향회로 시스템중에서 수직 편향을 동작시키기 위한 수직톱니파를 만들어 내는 수직출력 회로에 수직귀선 기간에만 높은 전압을 공급하고 주사기간에는 비교적 낮은 전압을 공급하도록 하여 수직출력 회로에서의 소비 전력을 감소시켜 주므로써 텔레비젼 전체의 소비전력 또한 감소 시키도록 한 것이다.In view of the above, the present invention provides a vertical output circuit for generating a vertical sawtooth wave for operating vertical deflection in a deflection circuit system of a television so that a high voltage is supplied only during the vertical return period and a relatively low voltage is applied between syringes. By reducing the power consumption in the circuit, the overall power consumption of the television is also reduced.
이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.When described in detail by the accompanying drawings as follows.
수직 출력 회로(1)에서 출력되는 수직 톱니파와 수직동기 신호가 합성된 출력 펄스가 버퍼부(2)에서 완충 증폭된후 트랜지스터(Q3-Q7)(Q9)(Q11)를 수직 귀선 기간중 '턴온'시키고 수직 주사 기간중에는 '턴오프'시키게 구성하고 저항(R11)(R2)으로 분배된 전원(Vcc)에 의하여 구동되는 트랜지스터(Q8)로 트랜지스터(Q10)를 구동을 제어하게 구성하며 상기 트랜지스터 (Q9)(Q10)(Q11)를 직렬 연결시킨후 상기 트랜지스터(Q9)에 병렬 연결시킨 콘덴서(C3)에서 수직 출력용 전원을 선택적으로 출력시키게 구성한다.The vertical output circuit 1, the output pulse output and the vertical sawtooth wave and the vertical sync signal is synthesized from the buffer portion (2) and a charged amplified by the transistor (Q 3 -Q 7) (Q 9) a vertical blanking (Q 11) Drive transistor Q 10 with transistor Q 8 configured to be 'turned on' during a period and 'turned off' during a vertical scan period and driven by power supply Vcc distributed to resistor R 11 (R 2 ). And serially connect the transistors (Q 9 ), (Q 10 ) (Q 11 ), and selectively output the vertical output power from the capacitor (C 3 ) connected in parallel with the transistor (Q 9 ). .
즉 본 고안은 수직출력 회로(1)의 수직 톱니파와 수직 동기 신호가 합성된 출력 펄스는 수직편향 요크(DY)에 인가됨과 동시에 트랜지스터(Q1)(Q2)와 저항(R2)(R3)으로 구성 된 버퍼부(2)를 통한후 저항(R4)(R5)을 통하여 트랜지스터(Q3)(Q4)의 에미터에 인가되게 구성하고, 트랜지스터(Q3)(Q4)의 콜렉터 출력은 트랜지스터 (Q5)(Q7)(Q9)의 베이스에 인가되게 구성하며 트랜지스터(Q5)의 에미터 출력은 저항(R7-R9)을 통하여 트랜지스터(Q6)의 베이스에 인가되게 구성한 후 트랜지스터(Q5)의 콜렉터에는 트랜지스터(Q4)(Q11)의 베이스를 연결 구성한다.That is, according to the present invention, the output pulse obtained by combining the vertical sawtooth wave and the vertical synchronizing signal of the vertical output circuit 1 is applied to the vertical deflection yoke DY, and at the same time, the transistors Q 1 and Q 2 and the resistor R 2 and R are applied. 3 ) is applied to the emitters of the transistors Q 3 and Q 4 through the resistors R 4 and R 5 through the buffer unit 2, and the transistors Q 3 and Q 4. Collector output is configured to be applied to the base of transistors Q 5 (Q 7 ) (Q 9 ) and the emitter output of transistor Q 5 is transistors Q 6 through resistors R 7 -R 9 . The base of the transistors Q 4 and Q 11 is connected to the collector of the transistor Q 5 .
그리고 저항(R11)(R12)(R14)과 다이오드(D4)가 베이스에 연결된 트랜지스터(Q8)의 콜렉터측은 트랜지스터(Q10)의 베이스측에 연결하고 에미터측은 트랜지스터(Q9)의 에미터와 트랜지스터(Q10)의 콜렉터 접점에 연결되게 구성하며, 직렬로 연결된 트랜지스터(Q9-Q11)의 구동에 따라 다이오드(D5)(D6)가 연결된 콘덴서 (C3)에서 수직 출력용 전원을 출력시키도록 구성한 것이다.The collector side of transistor Q 8 having resistors R 11 (R 12 ) (R 14 ) and diode D 4 connected to the base is connected to the base side of transistor Q 10 and the emitter side is transistor Q 9. Is connected to the emitter of the transistor and the collector contact of the transistor (Q 10 ), and the capacitor (C 3 ) to which the diode (D 5 ) (D 6 ) is connected according to the driving of the transistors (Q 9 -Q 11 ) connected in series. Is configured to output power for vertical output.
이때, 다이오드(D1-D3)가 연결된 트랜지스터 (Q3)(Q4)의 베이스에는 전원(Vcc)이 인가되게 구성한다.At this time, the power source Vcc is applied to the base of the transistors Q 3 and Q 4 to which the diodes D 1 -D 3 are connected.
이와같이 구성된 본 고안의 동작 상태를 쉽게 설명하기 위하여 전원(Vcc)을 50V로 인가시켯을 경우에 대하여 살펴보기로 한다.In order to easily explain the operating state of the present invention configured as described above will be described with respect to the case where the power supply (Vcc) is applied to 50V.
일반적으로 텔레비젼에 있어서는 수평, 수직 방향으로의 주사선에 의하여 화면을 구성하게 되며 이러한 주사선을 만들어 내도록 전자총을 구동시키는 회로가 편향 회로인 바 편향 회로에서는 톱니파를 작성하고 증폭하여 편향요크에 인가하게 된다.In general, a television constitutes a screen by scanning lines in horizontal and vertical directions, and a circuit for driving an electron gun to generate such scanning lines is a deflection circuit. In a deflection circuit, a sawtooth wave is generated, amplified, and applied to a deflection yoke.
본 고안에서는 편향회로중에서 전력 소비가 많은 수직 편향 회로쪽만을 택하여 전력소비를 줄여주므로써 전체적인 소비 전력을 줄일수 있도록 한 것이다.In the present invention, the power consumption is reduced by selecting only the vertical deflection circuit that consumes a lot of power in the deflection circuit, thereby reducing the overall power consumption.
즉, 제1도는 본 고안의 회로도로서 수직 출력회로(1)에서 출력되는 수직톱니파와 수직동기 신호가 합성된 제2도의 (A)에서와 같은 출력 펄스는 수직편향 요크(DY)에 인가됨과 동시에 트랜지스터(Q1)의 베이스에 인가되게 된다.That is, FIG. 1 is a circuit diagram of the present invention. The output pulse as shown in (A) of FIG. 2 in which the vertical sawtooth wave and the vertical synchronization signal output from the vertical output circuit 1 are combined is applied to the vertical deflection yoke DY. It is applied to the base of the transistor Q 1 .
이때 제2도의 (A)에서 Z1은 수직귀선 기간이고 Z2는 수직주사 기간을 나타낸다.In FIG. 2A, Z 1 represents a vertical retrace period and Z 2 represents a vertical scan period.
트랜지스터(Q1)(Q2)로 구성된 버퍼부(2)에서는 수직 출력 회로(1)의 출력 펄스를 완충 증폭시킨후 트랜지스터(Q2)의 에미터로 출력시켜 트랜지스터(Q3)(Q4)의 에미터에 인가시키게 된다.In the buffer unit 2 composed of the transistors Q 1 and Q 2 , the output pulse of the vertical output circuit 1 is buffered and amplified and then output to the emitter of the transistor Q 2 so that the transistor Q 3 (Q 4 ). ) Is applied to the emitter.
이하 본 고안을 제2도의 (A)에 표시된 수직 주사 기간(τ2)과 수직 귀선기간(τ1)으로 나누어 설명한다.Hereinafter, the present invention will be described by dividing the vertical scanning period τ 2 and the vertical retrace period τ 1 shown in FIG.
먼저 제2도의 (A)에서 표시된 수직주사기간(τ2)에 있어서는 트랜지스터(Q3)의 베이스에 인가되는 전원(Vcc=50V)이 에미터로 인가되는 수직 주사기간(τ2)의 펄스 전압보다 크게 되므로 트랜지스터(Q3)는 "턴오프"되고 트랜지스터 (Q3)의 콜렉터 출력을 베이스 입력으로 하는 트랜지스터(Q9)의 동작 파형은 제2도의 (B)에 도시된바와 같다.First, in the vertical scanning period τ 2 shown in FIG. 2A , the pulse voltage of the vertical syringe interval τ 2 to which the power supply Vcc = 50V applied to the base of the transistor Q 3 is applied to the emitter. As it becomes larger, transistor Q 3 is " turned off " and the operating waveform of transistor Q 9 with the collector output of transistor Q 3 as its base input is as shown in FIG.
마찬가지로 수직 주사기간(τ2)중의 트랜지스터(Q4)는 다이오드(D3)를 통하여 베이스에 인가되는 전원(Vcc=50V)이 에미터로 인가되는 수직 주사기간(τ2)중의 펄스 전압보다 크게 되므로 트랜지스터(Q3)는 "턴오프"되게 되며, 트랜지스터(Q4)의 콜렉터 출력에 의하여 구동되는 트랜지스터(Q5)도 '턴오프'되고 상기 트랜지스터(Q5)의 에미터 출력으로 구동되는 트랜지스터(Q6)도 '턴오프'되게 된다.Similarly, the vertical scanning period (τ 2) of the transistor (Q 4) is larger than the pulse voltage of the diode vertical scanning period (τ 2) (D 3) the base is the power (Vcc = 50V) which is the through is applied to the emitter since transistor (Q 3) is "off", and so, transistor transistor (Q 5) which is driven by the collector outputs of the (Q 4) also being 'off' which is driven by the emitter output of the transistor (Q 5) Transistor Q 6 is also 'turned off'.
한편 50V로 인가되는 전원(Vcc)은 저항(R11)(R12)으로 분압되어 약 30V 정도의 전압으로 저항(R14)과 다이오드(D4)를 통하여 트랜지스터(Q8)의 베이스에 인가되어 트랜지스터(Q8)을 통한후 트랜지스터(Q10)의 베이스에 인가되므로 트랜지스터(Q10)의 콜렉터와 에미터 사이에는 제2도(D)에서와 같은 30V 전압 파형이 인가되게 된다.On the other hand, the power supply Vcc applied at 50V is divided by the resistors R 11 and R 12 and applied to the base of the transistor Q 8 through the resistor R 14 and the diode D 4 at a voltage of about 30V. It is is presented a 30V voltage waveforms as in the transistor (Q 8) transistor (Q 10), the second degree (D) between the collector and the emitter of the so applied to the base transistor (Q 10) of the post through the application.
따라서 트랜지스터(Q11)의 콜렉터에 제2도의 (D)에서와 같은 파형이 인가되므로 베이스측에 다이오드(D3)와 저항(R10)을 통하여 전원(Vcc)이 인가되는 트랜지스터(Q11)가 "턴온'되게 된다. 이때 트랜지스터(Q11)의 동작파형은 제2도의 (C)에 도시된 바와 같다.Therefore, since the waveform in the second degree (D) applied to the collector of the transistor (Q 11) to the base-side diode (D 3) and a resistor (R 10) power supply (Vcc) is applied to the transistor (Q 11) which through a Is turned on, where the operating waveform of transistor Q 11 is as shown in FIG.
그러므로 전원(Vcc)은 다이오드(D6)와 콘덴서(C3)를 통한후 '턴온'된 트랜지스터(Q10)(Q11)를 통하여 접지로 흐르게 되므로써 콘덴서(C3)에는 약 20V까지 충전이 되게 되며, 이 전압이 출력되어 수직출력용 전원으로 사용되게 되는 것이다.Therefore, the power supply (Vcc) flows to the ground through the diode (D 6 ) and the capacitor (C 3 ) and then through the 'turned on' transistor (Q 10 ) (Q 11 ) to charge the capacitor (C 3 ) to about 20V. This voltage is output and used as a vertical power supply.
그러나 수직귀선 기간(τ1)중에는 위에서 살펴 본 수직 주사기간(τ2)의 우와 반대 현상이 일어나게 된다.However, during the vertical retrace period τ 1 , the opposite of the right side of the vertical syringe interval τ 2 described above occurs.
즉, 트랜지스터(Q3)(Q4)의 에미터에 인가되는 수직귀선 기간(τ1)중의 펄스 전압이 베이스에 인가되는 전원(Vcc)보다 크게되므로 트랜지스터(Q3)(Q4)는 "턴온"되게 되고 트랜지스터(Q3)의 "턴온"으로 트랜지스터(Q7)(Q9)가 "턴온"되며 트랜지스터(Q4)의 "턴온"으로 트랜지스터(Q5)(Q6)가 "턴온"되게 된다.That is, transistor (Q 3) (Q 4) Since the pulse voltage of the emitter vertical retrace period (τ 1) to be applied to larger than the power supply (Vcc) applied to the base transistor (Q 3) (Q 4) is " turn-on "causes and of the transistor (Q 3)" turned on "by the transistor (Q 7) (Q 9) a" turn-on turn-on "and the transistor (Q 4)" "is a transistor (Q 5) (Q 6) " turn-on "It is.
이때 트랜지스터(Q11)는 트랜지스터(Q6)의 콜렉터를 통하여 베이스에 인가되는 전압이 저항(R14)과 트랜지스터(Q8)(Q10)를 통하여 콜렉터로 인가되는 전압보다 작기 때문에 "턴오프"되게 되며 이때의 트랜지스터(Q9)(Q11)의 동작 파형은 제2도의 (B)(C)에서 나타낸 바와 같이 된다.At this time, transistor Q 11 is " turned off " because the voltage applied to the base through the collector of transistor Q 6 is smaller than the voltage applied to the collector through resistor R 14 and transistor Q 8 (Q 10 ). In this case, the operation waveforms of the transistors Q 9 and Q 11 are as shown in FIG. 2B (C).
즉 수직귀선 기간(τ1)에서는 트랜지스터(Q9)가 '턴온'되고 트랜지스터(Q11)는 '턴오프'된다.That is, in the vertical retrace period τ 1 , the transistor Q 9 is 'turned on' and the transistor Q 11 is 'turned off'.
따라서 전원(Vcc)이 트랜지스터(Q9)의 콜렉터와 에미터를 통한후 콘덴서(C3)의 (-)측에 인가되어 제2도의(E)에서와 같은 콘덴서(C3)의 (-)측 전위를 전원(Vcc) 전위까지 끌어 올리게 되므로 결국 수직출력용 전원은 제2도의(F)에서와 같이 콘덴서(C3)에 축적된 20V 전압과 합하여 약 70V가 출력되게 된다.Therefore, the power supply Vcc is applied to the negative side of the capacitor C 3 after passing through the collector and the emitter of the transistor Q 9 so that the negative side of the capacitor C 3 as shown in FIG. Since the side potential is pulled up to the potential of the power supply Vcc, approximately 70V is output in addition to the 20V voltage accumulated in the capacitor C 3 as shown in FIG.
이와 같이 하므로써 수직 귀선 기간(τ1)에만 수직 편향 출력 회로에 높은 전압(70V)을 공급하고 수직 주사기간(τ2)에는 비교적 낮은 전압(30V)을 공급하게 되어 수직 편향 출력회로의 저소비 전력화를 이룩할 수 있게 된다.In this way, the high voltage (70 V) is supplied to the vertical deflection output circuit only during the vertical return period (τ 1 ) and the relatively low voltage (30 V) is supplied to the vertical syringe gap (τ 2 ), thereby reducing the power consumption of the vertical deflection output circuit. It can be achieved.
즉 본 고안은 수직 톱니파와 수직동기 신호가 합성된 수직 출력 펄스를 입력으로 하고 트랜지스터의 "온" "오프"특성을 이용하여 최종 출력단에 연결된 전해 콘덴서(C3)에 축적되어 나타나는 전압을 수직 주사 기간에는 비교적 낮은 전압으로 나타나게 해서 수직 출력용 회로의 전원 전아버으로 공급되게 하고 수직귀선 기간에는 높은 전압을 공급하도록 하여 수직 출력회로에서의 저소비 전력화를 달성할 수 있도록 한 것이다.In other words, the present invention uses a vertical output pulse obtained by synthesizing a vertical sawtooth wave and a vertical synchronization signal, and vertically scans the voltage accumulated in the electrolytic capacitor C 3 connected to the final output terminal by using the transistor's "on" and "off" characteristics. In this period, the voltage is displayed at a relatively low voltage to be supplied to the power supply father of the vertical output circuit, and a high voltage is supplied during the vertical return period to achieve low power consumption in the vertical output circuit.
이상에서와 같이 본 고안은 수직 편향에 필요한 수직 톱니파를 만들어 내는 수직 출력회로에 공급되는 전원전압을 수직귀선 기간 동안에만 높은 전압이 공급되도록 하고 수직 주사 기간에는 비교적 낮은 전압을 공급되게 하여 수직 출력 회로에서의 저소비 전력화를 이룩할 수 있어서 텔레비젼 전체적으로 볼때도 상당한 소비전력의 절약과 이에 부가하여 열에 의한 제품의 신뢰성 및 안전성을 향상시키게 되는 효과가 있는 것이다.As described above, the present invention allows a high voltage to be supplied only during the vertical return period and a relatively low voltage during the vertical scanning period to supply a power supply voltage supplied to a vertical output circuit for generating a vertical sawtooth wave necessary for vertical deflection. It is possible to achieve a low power consumption in the Essence has the effect of saving significant power consumption in addition to the television as a whole and in addition to improve the reliability and safety of the product by heat.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870019131U KR910002946Y1 (en) | 1987-11-04 | 1987-11-04 | Low consumption circuit for vertical output |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870019131U KR910002946Y1 (en) | 1987-11-04 | 1987-11-04 | Low consumption circuit for vertical output |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR890011928U KR890011928U (en) | 1989-07-15 |
| KR910002946Y1 true KR910002946Y1 (en) | 1991-05-03 |
Family
ID=19269205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870019131U KR910002946Y1 (en) | 1987-11-04 | 1987-11-04 | Low consumption circuit for vertical output |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910002946Y1 (en) |
-
1987
- 1987-11-04 KR KR2019870019131U patent/KR910002946Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR890011928U (en) | 1989-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970012901A (en) | Electron generating device, image display device, driving circuit thereof, | |
| US7038394B2 (en) | Ramp voltage generating apparatus and active matrix drive-type display apparatus | |
| KR860003722A (en) | Multi-Scan TV Receiver | |
| KR910002946Y1 (en) | Low consumption circuit for vertical output | |
| US3917977A (en) | Vertical deflection circuits for electron beam scanning | |
| US4677352A (en) | High speed flyback circuit for magnetic yoke | |
| KR860002197A (en) | Automatic tube bias system | |
| US4890043A (en) | Arrangement for generating a sawtooth current | |
| US3418519A (en) | Yoke driving circuit for cathode ray tube display | |
| CA1283478C (en) | Vertical deflection current generator | |
| KR850005213A (en) | Triple Level Four-Pulse Encoder Device | |
| KR0123418B1 (en) | A cricuit of mute signal in monitor system | |
| KR950010496A (en) | TV receiver with caption display | |
| JP2836548B2 (en) | Vertical deflection circuit | |
| JPH01112869A (en) | Vertical deflecting circuit with fly-back voltage source for kinescope yoke | |
| JPH10164385A (en) | Vertical output circuit | |
| US4884012A (en) | Vertical deflection current generator | |
| KR100203404B1 (en) | Deflection driving circuit | |
| KR950001803Y1 (en) | Picture signal noise eliminating circuit | |
| SU1458976A1 (en) | Line-scan generator | |
| KR940008346Y1 (en) | Horizontal output drive circuit | |
| KR910003641Y1 (en) | Stabilization vertical driving circuit | |
| JPH0520052Y2 (en) | ||
| JP2617483B2 (en) | Pump-up circuit | |
| JP2522293Y2 (en) | Vertical deflection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19970829 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |