KR910002778B1

KR910002778B1 - 전 반송순응 합성장치

Info

Publication number: KR910002778B1
Application number: KR1019870009712A
Authority: KR
Inventors: 유재천
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-09-02
Filing date: 1987-09-02
Publication date: 1991-05-04
Also published as: KR890006091A

Abstract

내용 없음.

Description

전 반송순응 합성장치

제1도는, 본 발명의 회로구성도.

제2도는, 비디오 신호파형도.

제3도는 제1도에서 설명을 위한 수직동기 검파회로도.

제4a도 내지 4e도는, 제3도에서 설명을 위한 신호파형도.

제5도는, 제1도에서 설명을 위한 다운카운터의 블록도.

제6도는, 채널번호와 데이터와의 관계도.

제7e도 내지 7j도는, 제1도에서의 수직동기 검파회로부의 출력과 다운카운터의 출력관계를 위한 신호파형도.

제8도의 (F) 내지 (K-VC²)는 제1도에서 F, G, H, VC, K와의 관계신호도.

제9k도 내지 제9n도는, 제1도에서 H, K, I, J와의 관계신호도.

제10도는, 제1도에서 설명을 위한 유·무 신호파형도.

제11도는, 동조전압을 유지시키기 위한 2진데이터 Q의 제어블록도.

* 도면의 주요부분에 대한 부호의 설명

1 : 혼합기 2 : 수직동기 검출회로부

3 : 범용(GXF)곱셈기 4 : 펄스발생기

5 : 자승곱셈기(Square law-device) 6 : 가변이득증폭기

7, 9 : 적분기 8 : 전압제어발진기

10 : 다운카운터 11 : 채널(CH)스위치

12 : D/A변환기 13 : 범용(AXB)곱셈기

AMP : 차동앰프증폭기 D₁: 다이오드

C₁₁: 콘덴서 R₁₁: 저항

본 발명은, 방송을 선국(Selection)하는데 적용가능하게한 모든 방송순응 합성(All Station Adaptive Synthesizer)회로에 관한 것으로서, 특히 방송방식에 관계없이 어떤 방송도 선국할 수 있도록한 장치에 관한 것이다.

종래의 모든 방송선국방식에는, 포텐셔미터(Potentiometer)방식(가변저항을 이용한 방식)과 주파수 신데사이저(Ferquency Synthesizer)방식(주파수 합성방식), 또는 전압신데사이저방식(전압합성방식) 등이 있다.

그러나 이러한 3종류의 방송선국방식은 예를 들어 VTR을 "A" 나라에서 방송방식이 다른 "B" 나라로 옮겼을 경우에 포텐셔미터방식은 가변저항을 변화시켜야 하고, 주파수 신데사이저 방식은 롬 데이터를 변경시켜야 하며, 또한 전압신데사이저방식은 메모리 데이터를 다시 세팅시켜 넣어야 하기 때문에 이러한 종래의 모든 방송선국방식에 있어서는, VTR을 방송방식이 서로다른 곳으로 옮겼을 경우 가변저항 또는 메모리 데이터를 변경시켜야 하는 불편한 문제점이 제기되었던 것이다.

본 발명은 이러한 문제점을 해결하기 위하여, 본 회로를 구성하므로써 방송방식이 서로다른 어떤 곳에서도 선국장치에 어떤 변경없이 방송을 선국할 수 있도록 안출한 것으로, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.

안테나 단자(ANT)에 혼합기(1)의 입력단을 통하여 상기 혼합기(1)의 출력단에는 수직동기 검출회로부(2)의 입력단을 연결하고, 상기 수직동기 검출회로부(2)의 출력단에는 차동앰프증폭기(AMP)의 입력반전(-)단자가 연결된 상기 차동앰프증폭기(AMP)의 출력단에는 범용(GXF)곱셈기(3)의 입력단을 연결하고 상기 범용(GXF)곱셈기(3)의 입력단에는 펄스발생기(4)단이 연결된 상기 범용(GXF)곱셈기(3)의 출력단에는 저항(R₁₁) 및 콘덴서(C₁₁)를 통하여 자승곱셈기(5)의 입력단을 연결함과 동시에 그의 출력단에는 가변이득증폭기(6)의 입력단을 연결하고 상기 가변이득증폭기(6)의 출력단은 적분기(7) 및 전압제어발진기(8)를 통하여 혼합기(1)의 입력단에 연결한다.

또한 상기 범용(GXF)곱셈기(3)의 출력단에는 다이오드(D₁) 및 적분기(9)를 통하여 D플립플롭(FF₂)의 입력단자(D)를 연결하고 그의 출력단자(Q₀)에는 T플립플롭(FF₁)의 입력단자(T)와 다운카운터(10)의 출력단자(Q'₀)를 각각 연결하고, 상기 카운터(10)의 출력단자(Q₀-Q₃)와 프리세트(PR)을 연결하고, 상기 다운카운터(10)의 출력단자(Q₀-Q₃)에는 D/A변환기(12) 입력단을 연결하고, 상기 D/A변환기(12)의 출력단에는 범용(AXB)곱셈기(13)를 통하여 차동앰프증폭기(AMP)의 입력비반전(+)단자를 연결한다.

또한 상기 D플립플롭(FF₂)의 클록단자(CLK)에 미분기(14)의 입력단을 연결하고 상기 미분기(14)의 출력단은 전파정류기(15)를 통하여 T플립플롭(FF₁)의 클록단자(CLK)에 연결하여 구성한 것이다.

이와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.

우선, 제1도에서와 같이 수직동기 검출회로부(2)란 비데오신호 유무를 검출하기 위한 것으로, 즉 비데오 신호에는 제2도에 나타낸 바와 같이 수직동기가 포함되어 있으므로 비데오신호 유무검출을 수직동기 유무검출로 대신하게 된다.

여기서 비데오신호에는 수직동기신호 30㎐와 수평동기신호 1573㎐ 및 휘도신호 3㎒ 이상, 색신호 3.58㎒ 신호로 구성되어 있다.

그러나 수직동기신호는 주파수가 낮은 곳(저역)에 있음을 알 수 있듯이 상기 수직동기신호는 저역필터(LPF)를 통해 얻을 수 있다.

다음에 비데오신호는 제3도에서와 같이 저항(R₁) 및 콘덴서(C₁)로 구성된 저역필터회로부(LPF)를 통하게 된다.

이때 저역필터회로부(LPF)에서는 비데오신호로부터 수직동기신호(제4도의(a)만을 출력하게 되고, 출력된 수직동기신호는 트랜지스터(Q₁)를 통해 반전증폭되어 상기 트랜지스터(Q₁)의 콜렉터측에는 제4b도와 같은 신호파형이 출력된다.

이와 같이 출력된 신호는 트랜지스터(Q₂)의 베이스측을 통해 상기 트랜지스터(Q₂)의 콜렉터측에는 제4d도과 같은 신호파형이 출력되고 출력된 신호파형은 트랜지스터(Q₃)에 의해 제4h도와 같은 신호파형은 상 트랜지스터(Q₃)의 콜렉터측을 통하여 수직동기 검출신호단으로 출력하게 된다.

여기서 수직동기신호가 있으면 (e)의 신호파형에서와 같이 트랜지스터(Q₃)의 콜렉터측 전위는 "로우"이고, 수직동기신호가 없으면, 상기 트랜지스터(Q₃)의 콜렉터측의 전위는 "하이"로 된다.

다음에 제5도는 제1도에서 설명을 위한 블록도로서, 다운카운터(10)의 기능은 채널스위치(11)에 의해 해당된 채널번호가 상기 다운카운터(10)에 설정되고, 설정된 값으로부터 다운카운터(10)의 클록단자(CLK)에 동기신호를 맞춰 상기 다운카운터(10)에서는 감산해 나가게 된다.

여기서 이진수 데이터(D₀-D₃)는 채널스위치(11)에 의해 발생된 데이터로서, 플립플롭(FF₃-FF₆)의 갯수를 N이라 했을때 선국할 수 있는 방송수는 2^N이므로 플립플롭(FF₃-FF₆)에서는 2⁴=16개의 채널을 선국할 수 있다.

만약 채널 3(제6도에서)을 선택했을 경우 채널스위치(11)로부터 프리세트된 펄스와 채널 3에 해당하는 이진수 데이터(D₃-D₀)의 0011를 입력하게 된다.

이때 이진수 데이터(D₂), (D₃)의 입력신호 1은 플립플롭(FF₅), (FF₆)의 프레세트단자(PR)에 입력되어 상기 플립플롭(FF₅), (FF₆)의 출력단자(Q₂), (Q₃)에는 각각 1이 되고, 이진수 데이터(D₀), (D₁)의 입력신호 0은 플립플롭(FF₃), (FF₄)의 클리어단자(CLR)에 입력되어 상기 플립플롭(FF₃), (FF₄)의 출력단자(Q₀), (Q₁)에는 각각 0이 된다.

이와 같이 하여 다운카운터(10)의 출력단자(Q₃-Q₀)는 0011가 되어 선택된 채채널을 이진수로 표시하게 된다.

여기서 채널 3(제6도)을 누르면 다운카운터(10)의 출력단자(Q₃-Q₀)는 0011가 되고 채널 7을 누르면 다운카운터(10)의 출력단자(Q3-Q0)에는 0111가 된다.

이와 같이된 값으로부터 다운카운터(10)는 클록(CLK) 동기신호를 맞춰 감산을 시작하게 된다

여기서 다운카운터(10)의 클록(CLK)은 수직동기 검출회로부(2)의 출력신호를 이용하고 있다.

그러나 수직동기 검출회로부(2)는 제7f도에서와 같이 비데오신호 유·무를 검출하기 위한 것이고, 비데오신호가 있으면 E점에서는 제7g도에서와 같이 "하이"레벨에서 "로우"레벨로 되므로 다운카운터(10)의 출력(Q₃-Q₀)값은 제7i도에서와 같이 채널 3에서 2로 감산하게 된다.

즉, 0011에서 0010로 된다.

여기서 수직동기 검출회로부(2)의 출력은 제7j도에서와 같이 A값(3V)에 의해 상승되며 제7k도에서와 같이 D값으로 된다.

만약 채널 3을 선국했을때 비데오신호가 없다면 수직동기 검출회로부(2)의 출력이 "하이"레벨이고 따라서 다운카운터(10)의 클록단자(CLK)에도 "하이" 레벨이므로 상기 다운카운터(10) 출력(Q₀-Q₃)은 채널 3에 대응하는 값은 1010가 된다.

이때 이진수(디지탈)신호는 D/A변환기(12)를 통하여 B=3이 되고, 범용(AXB)곱셈기(13)의 출력 C는 C=AXB가 된다.

여기서 B는, 다운카운터 아날로그 출력이고, A는, 수직동기 검출회로부의 "하이" 레벨에 해당하는 직류전압이고, C는, 범용곱셈기의 출력과 차동앰프증폭기의 입력이다.

이와 같이 상기 범용(AXB)곱셈기(13)의 출력 C의 신호는 차동앰프증폭기(AMP)의 비반전(+)단자에 입력되어 D값(수직동기 검출회로부의 출력값)과 비교하게 된다.

그러나 차동앰프증폭기(AMP)의 입력단이 C D이면 상기 차동앰프증폭기(AMP)의 출력F는 +5V이고, C＜D이면 차동앰프증폭기(AMP)의 출력 F는 -5V의 값으로 된다.

여기서 자승곱셈기(5)는 출력=입력²의 함수관계가 있음을 의미하고, 단 출력단은,

위 그래프에서 나타낸 바와 같이 출력은 K이고, 입력 VC는 콘덴서(C₁₁)에 가해지는 VC전압이다.

한편 제8도의 F에서 나타낸 바와 같이 차동앰프증폭기(AMP)의 출력 F가 +5V인 동안, 즉 차동앰프증폭기(AMP)의 입력 C D인 동안은 범용(GXF)곱셈기(3)의 출력 H가 계속 +5V의 펄스로 되어 콘덴서(C₁₁)에 인가되므로 상기 콘덴서(C₁₁)는 충전하게 되어 VC의 전압은 상승하게 된다.

상승된 VC의 전압은 자승곱셈기(5)에 입력되어 상기 자승곱셈기(5)의 출력 K에서는 VC의 2차함수로 나타나게 되므로 VC가 증가할수록(제8도의 (VC)) K는(제8도의(K=VC²) 기하 급수적으로 증가하게 된다.

여기서 가변이득증폭기(6)는 상기 가변이득증폭기(6)의 앰프이득이 K값에 따라 그의 앰프이득이 제어되는 증폭기이다.

그러나 K의 값이 2차함수로(비선형적으로) 변하게 되므로 그의 앰프이득도 비선형적으로 변화하게 된다.

한편, 앞서 설명한 바와 같이 범용(GXF)곱셈기(3)의 출력 H가 계속 +5V 펄스이면 자승곱셈기(5)의 출력 K의 전압은 제9(g')도와 같이 기하는 급수적으로 증가한다.

이때 K의 기하가 급수적 증가에 의해 RQ₁의 저항이 제8h'도와 같이 기하는 급수적으로 감소한다.

이와 같이 RQ₁저항의 기하는 급수적으로 감소하면 위상이 반전된 채로 이득이 급수적으로 증가하여 이때 가변이득증폭기(6)의 입력단으로 H(+5V 펄스신호)의 신호가 계속 입력되면은 기하는 급수적으로 증가된 I펄스(제9(i')도)를 출력하게 된다.

이와 같이 출력된 펄스신호는 I는 적분기(7)에서 적분하여 적분된 신호 J는 제9(j)'도에서와 같이 나타나게 된다.

여기서 J는 동조전압(VT)이다.

동조전압(VT)은 전압제어발전기(8)의 발진주파수를 제어하는데 사용되며, 즉 동조주파수를 제어하게 된다.

한편, 제10도에서와 같이 비데오신호가 있으면 차동앰프증폭기(AMP)의 D는 "로우" 레벨이고 비데오신호가 없으면 D는 "하이"레벨로되어 다운카운터(10)의 클록(CLK) 동기신호로 입력도고, 비데오신호가 있으면 다운카운터(10)의 출력(Q₃-Q₀)은 하나씩 감소하게 된다(단, 다운카운터(10)는 클록(CLK)의 낙하에지(falling edge)에서 동작함). 예를 들어 체널 3(제10도)을 선택했을 경우 3번째의 비데오신호 즉 3번째 밴드의 비데오신호를 택해야 한다는 것을 의미하게 된다.

따라서 채널 3을 선택했을 경우 다운카운터(10)의 초기치는 3(B=3)이므로 상기 다운카운터(10)의 값은 비데오신호가 있음을 검출해 주는 신호로서 D가 "로우" 레벨로 갈때마다 하나씩 감소하게 된다.

그러나 처음에 D가 "로우"레벨이 되면 다운카운터(10)의 값 B는 2로 된다.

이때 D가 처음 "로우" 레벨로된 밴드는 제10도에서와 같이 채널의 1의 밴드이다.

따라서 3번째 밴드 즉 채널 3의 비데오신호가 입력될때는 다운카운터(10)의 값 B는 0이 되면, 즉 올바른 채널이 동조된 경우에 B는 0이다.

다시말하면, 채널 3을 선택한 경우 B가(제10도) 3에서 0이 될 때까지 동조전압(VT)을 증가시키고, 또는 주파수 전압제어발진기(fvco)의 주파수를 증가시킴으로써 채널 3의 밴드를 찾게 된다.

그러나 채널 3의 밴드를 찾기 위해 차동앰프증폭기(AMP)를 이용하여 B가 3에서 0으로 될때까지는 C D인 상태를 유지하도록 하고, 이때 차동앰프증폭기(AMP)의 출력 F는 제10도에서와 같이 +5V가 된다.

즉, B가 3에서 0으로 될때까지는 상기 차동앰프증폭기(AMP)의 출력 F는 +5V이고, 따라서 B가 3에서 0으로 될 때까지 H에서는 계속 +5V의 펄스신호가 된다.

이와 같이 +5V 펄스신호는 동조전압(VT)를 B가 3에서 0으로 될때까지 기하는 급수적으로 증가시키게 되고, 기하가 급수적으로 증가되는 동조전압(VT)은 주파수 전압제어발진기(Fvco)의 주파수를 증가시켜 동조점을 찾게 된다.

여기서 동조전압(VT)을 유지시키기 위해 동조가 끝난 후 정동조를 하게 되고, 동조가 끝나면 다운카운터(10)의 출력 B는 0이 된다.

이와 같은 상태에서 동조전압(VT)을 계속 유지시키기 위해 다운카운터(10)의 출력 B를 1로 만든다.

그러나 제11도에서와 같이 동조가 끝난 경우 B=0, Q₀=0이므로 D/A변환기(12)의 입력

단자(Q₀)도 0이다.

이와 같은 상태에서 동조된 전압(VT)을 유지하기 위해 다운카운터(10)의 B는 1, 즉 제11도에서와 같이 Q₀를 1로 만들어 동조전압(VT)을 유지시켜줌으로써 정동조를 하게 되는 것이다.

이상에서와 같이 동작되는 본 발명은, 기존에는 모든 방송선국방식에 있어서 VTR을 방송방식이 서로다른 곳으로 옮겼을 경우 가변저항 또는 메모리 데이터를 변경해야하는 불편한 점이 있었으나, 본 발명에서는 방송방식에 관계없이 방송지역이 변결될지라도 선국장애에 어떤 변경없이 방송을 선국할 수 있는 잇점이 있는 것이다.

Claims

혼합기(1)의 출력단에 수직동기 검출회로부(2)의 입력단을 통하여 상기 수직동기 검출회로부(2)의 출력단에는 차동앰프증폭기(AMP)의 입력반전(-)단자를 연결하고 상기 차동앰프증폭기(AMP)의 출력단에는 범용(GXF)곱셈기(3)의 입력단이 연결된 상기 범용(GXH)곱셈기(3)의 입력단에는 펄스발생기(4)를 연결하고, 상기 범용(GXF)곱셈기(3)의 출력단에는 다이오드(D₁)와 적분기(9)를 경유하여 플립플롭(FF₂), (FF₁)을 직렬로 연결함과 동시에 저항(R₁₁) 및 콘덴서(C₁₁)를 통하여 자승곱셈기(5)의 입력단을 연결하고, 상기 자승곱셈기(5)의 출력단에는 가변이득증폭기(6)의 입력단을 연결함과 더불어 그의 출력단에는 적분기(7) 및 전압제어발진기(8)를 통하여 혼합기(1)의 입력단을 연결하고, 채널스위치(11)의 프리세트단자(PR)와 데이터단자(D₀-D₃)에는 다운카운터(10)의 입력단을 연결하고 상기 다운카운터(10)의 출력단에는 D/A변환기(2)의 입력단이 연결된 상기 D/A변환기(2)의 출력단에는 범용(AXB)곱셈기(13)를 통하여 차동앰프증폭기(AMP)의 입력비반전(+)단자를 연결하고, 상기 수직동기 검출회로부(2의 출력단과 차동앰프증폭기(AMP)의 입력반전(-)단자 사이에 다운카운터(10)의 클록단자(CLK)를 연결함과 동시에 미분기(14)와 전파정류기(15)를 경유하여 플립플롭(FF₁)의 클럭단자(CLK)를 연결하여 구성됨을 특징으로 하는 전 방송순응 합성장치.