KR910001793B1 - 버스의 전기적 특성이 일정한 전자시스템 - Google Patents
버스의 전기적 특성이 일정한 전자시스템 Download PDFInfo
- Publication number
- KR910001793B1 KR910001793B1 KR1019870008590A KR870008590A KR910001793B1 KR 910001793 B1 KR910001793 B1 KR 910001793B1 KR 1019870008590 A KR1019870008590 A KR 1019870008590A KR 870008590 A KR870008590 A KR 870008590A KR 910001793 B1 KR910001793 B1 KR 910001793B1
- Authority
- KR
- South Korea
- Prior art keywords
- bus
- impedance
- transceiver
- support substrate
- electronic system
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40039—Details regarding the setting of the power status of a node according to activity on the bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Dc Digital Transmission (AREA)
- Details Of Connecting Devices For Male And Female Coupling (AREA)
- Small-Scale Networks (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Logic Circuits (AREA)
- Combinations Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 이 발명의 원리에 따라 배치된 버스 송수신기 배열을 가진 전자 데이터 통신 시스템을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
10: 데이터 통신 시스템 12: 버스
14-1∼14-N : 신호전도통로 16: 모판
18-1∼18-N : 종단임피던스 22-1∼22-Q : 송수신기 어레이
23-1∼23-N : 송수신기 요소 30-1∼30-Q : 별개의 지지기판
31 : 기능회로모듈 32-1∼32-Q : 복수핀 전기접속기
36 : 송수신기 어레이 37 송수신기 요소
38 : 제2의 버스 40: 특정 임피던스
본 발명은 고속 데이터 통신 시스템에 관한 것으로 특히, 이러한 시스템을 위한산 송수신기 설치 배열에 관한 것이다.
컴퓨터를 사용하는 고속 데이터 통신 시스템에서는 전송속도가 빨라지고 논리전이시간이 짧아짐에 따라 시스템의 여러 회로모듈들을 상호 연결하는 신호통로, 즉 "버스"의 전기적 특성이 점차 중요성을 더해가고 있다. 이들 버스는 그것이 회로기판상의 선로, 동축 케이블 또는 2연선이나 단선중 어느 것으로 실현되었건간에 전송선으로 간주된다. 오차가 없는 고속 디지털 전송을 달성하기 위해서는 전송선은 다음고 같은 특성을 가져야 한다. 그길이에 따른 특성 임피던스(기하학적 배치가 일정하여야 함)가 일정해야 하고, 구동회로 요소의 전류공급성능과 일치하는 최적의 특성 임피던스가 필요하고, 반사를 방지하기 위해 단부에서 적당한 종단이 이루어져야 하고, 전달속도가 빨라야 한다.
통상의 시스템에서는 주 시스템 버스가 "모판"이라고 하는 버스 지지기판에 배치되어 있고, 시스템의 구성모듈들은 별도로 제공된 지지기판, 즉 "자판"에 배치되어 있다. 전체적인 데이터 처리 시스템은 자판과 모판을 물리적으로 연결함으소써 구성된다. 모판상의 주 버스가 갖는 필수적인 특성은 자판들이 모판으로부터 이탈되거나 부가될때 나쁜 영향을 받는다.
주 버스의 특성에 미치는 영향을 최소화하기 위한 시도로, 입력 임피던스가 높은 송수신기들을 자판이 모판에 수용되는 자판 내지 점 근처에 위치시켰다. 그러나, 송수신기 자체는 그 송수신기를 버스에 연결해주는 "스터브" 또는 분기도선과 마찬가지로 버스에 무시할 수 없는 임피던스 및 용량부하를 부과한다. 이들 부하는 자판들이 삽입되거나 이탈될때 버스의 특성을 변화시키는 경향이 있다. 예를들면, 자판들이 존재할 때는 버스의 유효 임피던스가 낮아진다. 따라서, 버스의 정밀한 종단(신호반사를 막는데 필요함)은 유지되기 어렵다.
버스주변에서는 송수신기 존재여부에 따라 변화되는 버스 임피던스에 때한 것은 미합중국 특허 제4,475,191호에 다루어졌다. 이 특허에 따르면 자판들이 존재하는 경우, 버스를 제1 임피던스에서 종단시킨다. 자판들이 존재하지 않는 경우 버스를 제1 임피던스보다 높은 제2 특성 임피던스에서 종단시킨다. 게다가, 상승시간을 의도적으로 길게한 전류구동회로도 이용하고 있다. 그러나, 임피던스 정합문제에 대한 이러한 해결책은 동작속도를 제한하고 논리레벨들의 전이시간도 제한한다.
스터브에 의해 버스에 부과되는 임피던스 및 용량부하는 모토롤라 MECL 디자인 핸드북(Motorola MECL Design Handbook)에서 찾아볼 수 있다. 이 책을 참조하여 스터브 갯수와 길이에 관련하여 버스특성을 한정하고 스터브의 영향을 허용한계내에 유지시키기 위해 스터브 길이에 대한 상한값을 설정한다.
에서네트(Ethernet)(TM: 상표명) 회로망으로 대표되는 지역 회로망의 관련기술에서, 이 기술에 이용되는 동축 케이블 버스의 특성은 그 버스를 따라 부착할 수 있는 케이블 탭 유니트의 송수신기들에 의해 가능한한 일정하게 유지된다. 이러한 시스템에서 송수신기는 통상적으로 케이블 탭 유니트에 내장되어 있고, 지정된 위치에서 절연제거 접속장치에 의해 동축 케이블에 연결된다. 케이블 탭 유니트가 제거되면 송수신기와 접속기도 마찬가지로 제거된다.
이상과 같은 관점에서 볼 때 정확하게 결정할 수 있는 임피던스 및 시간지연 특성을 가지며, 그 목적을 위해 제공된 모든 송수신기 어레이에서 버스에 연결된는 관련 회로모듈의 존재여부와 무관하게 이들 특성을 유지할 수 있는 통신버스를 제공하는 것이 유리할 것으로 생각된다.
본 발명은 구성의 융통성과 모듈성에 관한 실용적 편리함을 유지하면서 동작 특성이 개선된 고속통신버스를 가지는 전자시스템에 관한 것이다. 관련 전자회로가 별도의 지지기판에 위치될때 이 버스는 버스 지지기판에 물리적으로 배치된다. 회로모듈들은 버스 지지기판에 뗄수 있도록 연결되고 송수신기 어레이들을 통해 버스와 통신한다.
본 발명에 따르면 송수신기 어레이들은 버스와 각 송수신기 어레이간의 접속길이가 최소가 되도록 버스 지지기판에 물리적으로 배치된다. 이러한 배치구성 결과로, 버스의 임피던스 및 시간지연 특성은 실질적으로 일정하게 유지되고 기능회로모듈의 배치상태나 이탈에 의해 영향을 받지 않게 된다.
도면을 참조하면, 데이터 처리 시스템의 기능요소들 사이에서 데이터 전달을 빠르고 쉽게할 수 있는 유형의 고속 데이터 통신 시스템(10)이 도시되어 있다. 데이터 통신 시스템(10)은 의료 영상기기 시스템에 의해 발생되는 것과 같은 큰 블록의 그래픽이나 영상 데이터의 전달과 관련해서 사용한다면 매우 유용할 수도 있다.
시스템(10)은 개개의 신호전달통로(14-1) 내지 (14-N)가 모여서 형성된 버스(12)를 포함한다. 이 통로들은 적절한 버스 지지기판 즉, "모판(母板)"(16)의 표면에 형성되어 있거나 그 내부에 심어져 있다. 전달 통로는 처리되는 데이터의 워드 폭과 또한 시스템 제어에 필요한 임의의 편리한 수로 마련된다. 각 전달통로(14-1) 내지 (14-N)는 그 정합특성 임피던스가 각기(18-1) 내지 (18-N)이 되게끔 각 단부에서 종단된다. 종단 임피던스들(18)은 각 전도통로(14)를 거꾸로 따라가는 반사신호가 발생하는 것을 방지한다. 임피던스들(18)의 값은 모판(16)이 조립되었을때 결정할 수 있고 전도통로(14)의 특성 임피던스들과 정밀하게 정합하도록 선택된다. 버스(12)는 또한 많은 가운데, 모판(16) 재료의 유전율과 개개 전도통로들(14)의 길이, 기하학적 배치 및 물리적 근접의 함수로 이루어지는 결정 가능한 시간지연 특성을 나타내는데, 이는 이분야에 기술자가 쉽게 알수 있는 것이다.
소정 개수의 송수신기 어레이들(22-1) 내지 (22-Q)이 각 송수신기 어레이 사이에서 소정 간격을 두고 버스(12)를 따라 분포되어 있다. 각 송수신기 어레이(23)는 송수신기 요소들(23-1) 내지 (23-N)을 포함한다. 각 송수신기 요소(23)는, 보통 "스터브"라고 하는 소정 길이(26)의 도선에 의해 버스(12)의 관련 전도통로(14)에 전기적으로 연결되어 있다. 여기서, 스터브라는 용어는 주어진 버스(12)의 전도통로(14)에서 어떤 능동 또는 수동회로소자, 여기서는 송수신기 요소(23)의 증폭기로 분기하는 도선(26)을 가리킨다. 각 송수신기 요소(23)로 사용하기 적합한 것은 페어차일드 카메라 앤드 인스트루먼트 코포레이션(Fairchild Camera and Instrucment Corporation) 제품으로 모델번호 F100194로 시판되는 것과 같은 IC 패키지이다. 여기서 이용되는 스터브의 길이(26)는 송수신기 패키지의 외부에 있는 도선들의 길이뿐만 아니라 IC 패키지의 부분인 전기리이드들의 길이도 포함한다. 이 총길이는 여기서 다루게될 이유들 때문에 전형적으로 6.35mm(0.25인치)를 넘지 않는다.
데이터 통신 시스템(10)의 요소들은 별개의 지지기판들(30-1)-(30-Q)에 배치되어 있는 기능회로모듈들(31)로 구성되어 있다. 이러한 기판들은 보통 "자판(子板)"으로 불린다. 이들 자판은 통상적으로 각각의 알맞은 복수핀 전기접속기들(32-1)-(32-Q)를 거쳐 모판(16)에 연결되는데, 물론 다른 알맞은 접속수단이 이용될 수도 있다. 자판(30)상의 각 기능회로모듈(31)은 제공된 송수신기 어레이(22)를 통해 버스(12)와 통신한다. 더욱이, 각 자판(30)은 모판(16)에 이탈 가능하게 연결할 수 있어서 데이터 통신 시스템(10)을 배열하는데 융통성을 제공한다.
각 자판(30)은 송수신기 요소들(23)고 유사한 송수신기 요소들(37)로 구성된 별개의 어레이(36)를 가지고 있다. 모판(16)상에 각 송수신기 어레이(22)와 자판(30)상의 각 송수신기 어레이(36)사이에 배치된 도선들의 그룹은 제2의 버스(38)을 형성한다. 이 제2버스(38)가 있음으로해서 종래 기술에서 실행된 것과 같이 송수신기 어레이(36)를 자판(30)의 가장자리를 따라 또한 그 기판과 관련된 접속기(32)의 근처에서 밀집시킬 필요가 없다. 도면에서, 제2의 버스(38)는 다수의 단일방향 전도통로들로 구성되어 있는데, 각 전도통로는 한 송수신기 요소의 관련 송신기를 다른 송수신기 요소의 관련 수신기에 연결된다. 제2버스(38)의 각 전도통로는 그 수신단에서 그 특성 임피던스(40)에 의해 적절하게 종단되어 있다.
송수신기 어레이들(22)을 모판(16)에 물리적으로 배치시키고 있는 본 발명에 따른 구조적 배열은 종래 기술의 시스템에 유리한 이득을 제공한다. 송수신기 어레이(22)를 모판(16)에 배치함으로써 스터브의 길이(26)가 효과적으로 단축된다. 결과적으로 스터브로부터 신호반사지연은 ECL과 CaAs와 갗은 가장 빠른 논리 족(族)의 상승시간보다도 항상 짧다.
게다가 자판(30)의 이탈이나 삽입에 기인한 버스(12)와 임피던스와 전달지연의 변화를 피하게 된다. 본 발명의 시스템에서는 이들 매개변수가 주어진 접속기(20)에서 자판(3)의 유무에 관계없이 실질적으로 일정하게 유지된다. 이렇게 되는 것은 송수신기 어레이들(22)이 항상 모판(16)에서 제자리를 지키고 있고 주어진 자판(30)이 이탈되거나 부가될때 이 어레이들이 이탈되거나 부가되지 않기 때문이다. 따라서, 버스(12)의 각 전도통로(14)에는 항상 관련 송수신기 요소(23)와 그 스터브(26)의 임피던스가 주어진다. 따라서 각 전도통로(14)의 특성 임피던스와 정밀하게 정합하는 종단 임피던스(18)을 선택할 수 있다.
Claims (6)
- 버스 지지기판(16)에 배치된 통신버스(12)를 가진 유형의 전자시스템으로서, 상기 버스(12)가 그에 관련된 결정 가능한 임피던스 특성 및 시간지연 특성을 가지고 있고, 상기 버스는 적어도 제1, 제2 및 제3의 송수신기 어레이(22-1,22-2,22-Q)에 연결되어 있으며, 상기 버스 지지기판(16)에 각기 이탈 가능하게 연결되어 상기 제1 및 제2송수신기 어레이들(22-1,22-2)을 통해 각기 상기 버스와 통신할 수 있도록 별개의 지지기판(30-1,30-2)상에 각기 배치된 제1 및 제2기능회로모듈(31)을 가지고 있는 상기 시스템에 있어서, 상기 버스(12)의 임피던스 특성 및 시간지연 특성이 상기 제3송수신기 어레이(22-Q)에 연결되는 제3기능회로모듈(31)의 유무에 관계없이 실질적으로 일정하게 유지되게끔, 상기 송수신기 어레이(22-1,22-2,22-Q)를 상기 버스 지지기판(16)상에 위치시킨 것을 특징으로 하는 전자시스템.
- 제1항에 있어서, 상기 버스(12)는 다수의 신호전도통로(14)로 형성되어 있고, 상기 통로(14)의 말단부의 종단 임피던스는 상기 버스 지지기판(16)에 배치되는 각 통로(14)의 특성 임피던스(18)와 정밀하게 정합하도록 선택된 것을 특징으로 하는 전자시스템.
- 제1항에 있어서, 상기 버스 지지기판(22)상의 송수신기 어레이(22)와 별개의 지지기판(30)상에 송수신기 어레이(36)를 각각 연결하는 제2의 버스(38)를 아울러 구비하는 것을 특징으로 하는 전자시스템.
- 제2항에 있어서, 상기 버스 지지기판상에 송수신기 어레이(22)와 별개의 지지기판(30)상의 송수신기 어레이(36)를 각각 연결하는 제2의 버스(38)를 아울러 구비하는 것을 특징으로 하는 전자시스템.
- 제4항에 있어서, 상기 제2번스(38)는 다수의 전도통로로 형성되고, 상기 제2버스(38)의 각 전도통로의 적어도 한쪽 끝에 연결되어 상기 전도통로의 임피던스와 정합하는 임피던스(40)를 아울러 포함하는 것을 특징으로 하는 전자시스템.
- 제3항에 있어서, 상기 제2버스(38)는 다수의 전도통로로 형성되고, 상기 제2버스(38)의 각 전도통로의 적어도 한쪽끝에 연결되어 상기 각 전도통로의 임피던스와 정합하는 임피던스(40)를 아울러 포함한는 것을 특징으로 하는 전자시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US893880 | 1978-04-06 | ||
US893,880 | 1986-08-06 | ||
US06/893,880 US4744076A (en) | 1986-08-06 | 1986-08-06 | Bus structure having constant electrical characteristics |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880003492A KR880003492A (ko) | 1988-05-17 |
KR910001793B1 true KR910001793B1 (ko) | 1991-03-23 |
Family
ID=25402285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870008590A KR910001793B1 (ko) | 1986-08-06 | 1987-08-05 | 버스의 전기적 특성이 일정한 전자시스템 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4744076A (ko) |
EP (1) | EP0256698A3 (ko) |
JP (1) | JPS6367845A (ko) |
KR (1) | KR910001793B1 (ko) |
CA (1) | CA1279118C (ko) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4872161A (en) * | 1987-03-19 | 1989-10-03 | Matsushita Electric Industrial Co., Ltd. | Bus circuit for eliminating undesired voltage amplitude |
US5334962A (en) * | 1987-09-18 | 1994-08-02 | Q-Dot Inc. | High-speed data supply pathway systems |
EP0334496A3 (en) * | 1988-03-16 | 1991-09-18 | Crosfield Electronics Limited | High data bandwidth synchronous interconnect bus structure protocol |
US4858231A (en) * | 1988-05-26 | 1989-08-15 | Northern Telecom Limited | Bus interface loading assembly |
US5548734A (en) * | 1993-03-26 | 1996-08-20 | Intel Corporation | Equal length symmetric computer bus topology |
JP2882266B2 (ja) * | 1993-12-28 | 1999-04-12 | 株式会社日立製作所 | 信号伝送装置及び回路ブロック |
KR970002691A (ko) * | 1995-06-07 | 1997-01-28 | 고속 시스템에 있어서, 클럭 스큐를 최소화하고 리타임 마진을 극대화 하기 위한 장치 | |
US6211703B1 (en) * | 1996-06-07 | 2001-04-03 | Hitachi, Ltd. | Signal transmission system |
IL131109A (en) | 1999-07-26 | 2003-07-31 | Eci Telecom Ltd | Method and apparatus for compensating the delay of high-speed data, propagating via a printed data-bus |
DE19954942A1 (de) * | 1999-11-16 | 2001-05-17 | Cellware Breitband Technologie | Verfahren und Vorrichtung zur Verbindung von EDV-Modulen mit einem Bus-Controller |
US6687780B1 (en) * | 2000-11-02 | 2004-02-03 | Rambus Inc. | Expandable slave device system |
US7100013B1 (en) * | 2002-08-30 | 2006-08-29 | Nvidia Corporation | Method and apparatus for partial memory power shutoff |
US8762759B2 (en) * | 2008-04-10 | 2014-06-24 | Nvidia Corporation | Responding to interrupts while in a reduced power state |
JP5847536B2 (ja) | 2011-10-28 | 2016-01-27 | 大和製罐株式会社 | 密封容器の内圧検査装置および内圧検査方法 |
JP2022088984A (ja) * | 2020-12-03 | 2022-06-15 | 株式会社日立製作所 | 制御装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3516065A (en) * | 1967-01-13 | 1970-06-02 | Ibm | Digital transmission system |
US3832575A (en) * | 1972-12-27 | 1974-08-27 | Ibm | Data bus transmission line termination circuit |
US4063220A (en) * | 1975-03-31 | 1977-12-13 | Xerox Corporation | Multipoint data communication system with collision detection |
JPS5384171A (en) * | 1976-12-29 | 1978-07-25 | Fujitsu Ltd | Structure for mounting printed board |
JPS56143033A (en) * | 1980-04-04 | 1981-11-07 | Hitachi Ltd | Input and output interface system |
EP0063140A1 (en) * | 1980-10-23 | 1982-10-27 | Ncr Corporation | Data communication bus structure |
US4395710A (en) * | 1980-11-26 | 1983-07-26 | Westinghouse Electric Corp. | Bus access circuit for high speed digital data communication |
US4454552A (en) * | 1982-05-17 | 1984-06-12 | General Electric Company | Printed circuit board connection system |
US4475191A (en) * | 1982-12-10 | 1984-10-02 | At&T Bell Laboratories | Distributed time division multiplexing bus |
US4602364A (en) * | 1984-04-23 | 1986-07-22 | Codex Corporation | Local area data communication network |
US4638311A (en) * | 1984-11-13 | 1987-01-20 | Itt Corporation | Apparatus for providing masterless collision detection |
US4677613A (en) * | 1985-02-05 | 1987-06-30 | The Braegen Corporation | Network system for connecting multiple I/O devices to computers |
-
1986
- 1986-08-06 US US06/893,880 patent/US4744076A/en not_active Expired - Fee Related
-
1987
- 1987-07-28 EP EP87306639A patent/EP0256698A3/en not_active Withdrawn
- 1987-07-30 CA CA000543469A patent/CA1279118C/en not_active Expired - Lifetime
- 1987-08-05 KR KR1019870008590A patent/KR910001793B1/ko not_active IP Right Cessation
- 1987-08-06 JP JP62195402A patent/JPS6367845A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
CA1279118C (en) | 1991-01-15 |
US4744076A (en) | 1988-05-10 |
EP0256698A3 (en) | 1989-11-23 |
KR880003492A (ko) | 1988-05-17 |
JPS6367845A (ja) | 1988-03-26 |
EP0256698A2 (en) | 1988-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910001793B1 (ko) | 버스의 전기적 특성이 일정한 전자시스템 | |
US6422876B1 (en) | High throughput interconnection system using orthogonal connectors | |
US4685032A (en) | Integrated backplane | |
KR100332518B1 (ko) | 회로 모듈 | |
US5530623A (en) | High speed memory packaging scheme | |
US6081430A (en) | High-speed backplane | |
EP1029428A1 (en) | Electronic interconnection method and apparatus for minimizing propagation delays | |
EP0940850B1 (en) | Signaling improvement using extended transmission lines on 'DIMM'memory modules | |
EP1863130A2 (en) | High frequency bus system | |
US5418504A (en) | Transmission line | |
WO2001086757A1 (en) | High speed connector and circuit board interconnect | |
US5982634A (en) | High speed switch package provides reduced path lengths for electrical paths through the package | |
US5823795A (en) | Connector between a daughterboard and a motherboard for high-speed single-ended electrical signals | |
US6485309B2 (en) | Virtual midplane to enhance card interconnections using a matrix of interconnecting assemblies | |
KR100315844B1 (ko) | 고주파 메모리 모듈 | |
US5128832A (en) | Termination of the signal and ground lines of a backplane | |
US6578103B1 (en) | Compact PCI backplane and method of data transfer across the compact PCI backplane | |
US6840808B2 (en) | Connector for a plurality of switching assemblies with compatible interfaces | |
US6091739A (en) | High speed databus utilizing point to multi-point interconnect non-contact coupler technology achieving a multi-point to multi-point interconnect | |
US3657701A (en) | Digital data processing system having a signal distribution system | |
US7017001B2 (en) | Compact PCI backplane and method of data transfer across the compact PCI backplane | |
US20040238194A1 (en) | Flex cable having a return-signal path and method for reducing length and impedance of a return-signal path | |
KR100541246B1 (ko) | 차동 쌍 접속 장치 | |
US6838955B1 (en) | Data processing device | |
EP0868695A1 (en) | Network hub interconnection circuitry having power reset feature |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |