KR910001763Y1 - Speed regulating circuit - Google Patents

Speed regulating circuit Download PDF

Info

Publication number
KR910001763Y1
KR910001763Y1 KR2019870004356U KR870004356U KR910001763Y1 KR 910001763 Y1 KR910001763 Y1 KR 910001763Y1 KR 2019870004356 U KR2019870004356 U KR 2019870004356U KR 870004356 U KR870004356 U KR 870004356U KR 910001763 Y1 KR910001763 Y1 KR 910001763Y1
Authority
KR
South Korea
Prior art keywords
deck
speed
motor
svr
high speed
Prior art date
Application number
KR2019870004356U
Other languages
Korean (ko)
Other versions
KR880018547U (en
Inventor
김시혁
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019870004356U priority Critical patent/KR910001763Y1/en
Publication of KR880018547U publication Critical patent/KR880018547U/en
Application granted granted Critical
Publication of KR910001763Y1 publication Critical patent/KR910001763Y1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/18Driving; Starting; Stopping; Arrangements for control or regulation thereof
    • G11B15/46Controlling, regulating, or indicating speed
    • G11B15/48Starting; Accelerating; Decelerating; Arrangements preventing malfunction during drive change

Landscapes

  • Adjustable Resistors (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

내용없음.None.

Description

더블 덱크의 고스피드 조절회로Double deck high speed control circuit

본 고안의 회로도.Circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 주덱크 모터 구동부 2 : 보조덱크 모터 구동부1: main deck motor drive unit 2: sub deck motor drive unit

3 : 콘트롤부 MA, MB : 모터3: Control unit MA, MB: Motor

R : 고정저항 Q1-Q3: 트랜지스터R: Fixed resistance Q 1 -Q 3 : Transistor

R1-R4: 저항 D1, D2: 다이오드R 1 -R 4 : Resistor D 1 , D 2 : Diode

SVR1, SVR2, SVR3: 새미볼륨SVR 1 , SVR 2 , SVR 3 : Sammy Volume

본 고안은 더블 덱크의 고스피드 조절회로에 관한 것이다.The present invention relates to a double deck high speed control circuit.

더블 덱크에는 재생만 되는 보조 덱크와 재생 및 녹음되는 주덱크가 장설되어 있어 더빙, 연속재생, 고스피드 더빙 등의 기능을 수행할 수 있는 이점이 있다.The double deck has an auxiliary deck that can only be played and a main deck that is played and recorded, so that it can perform functions such as dubbing, continuous playback, and high speed dubbing.

특히 고스피드 더빙시에는 보조덱크에서 재생되는 것을 주덱크로 녹음을 하는 것으로 평상시 녹음속도 보다 2배 정도 빠르기 때문에 녹음 복사시 편리한 효과가 있는 것이다.In particular, during high-speed dubbing, the main deck records what is played on the sub-deck, which is about twice as fast as the normal recording speed.

그러나 더블 덱크의 양산시 주, 보조 덱크 모터 구동부의 속도를 세미볼륨으로 정속시와 고스피드시 각각 조정해야되기 때문에 대량 생산시 생산성을 저하시키는 원인이 되어 바람직스럽지가 못한 것이었다.However, since the speed of the main deck and the auxiliary deck motor driving unit must be adjusted to semi-volume at constant speed and at high speed during mass production of the double deck, it was not preferable because it caused a decrease in productivity during mass production.

본 고안에서는 정속 녹음 및 재생시에는 더블 덱크의 모터가 정확한 속도로 구동되어야만 하나 고스피드시에는 더블덱크의 두개의 모터 속도만 일치시키면 되는 점을 착안하여 고스피드 조정을 새미볼륨을 고정 저항으로 대치할 수 있게하여 조정 갯수를 줄이는 동시에 제조 원가를 낮출 수 있도록 한 것으로 이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.In the present design, the motor of double deck should be driven at the correct speed during constant speed recording and playback, but at high speed, only the two motor speeds of the double deck should be matched. It is possible to reduce the number of adjustments at the same time to reduce the manufacturing cost, which will be described in detail by the accompanying drawings as follows.

모터(MA)의 연결단자(A) (B)에 고정저항(R), 저항(R1). 새미볼륨(SVR1)을 연결시키어 트랜지스터(Q1)의 콜렉터 및 에미터측과 병렬로 연결되게 주덱크모터 구동부(1)를 구성하고 모터(MB)의 연결단자(A)(B)에 저항(R4)을 통하여 연결된 세미볼륨(SVR2)(SVR3)이 트랜지스터(Q2)의 콜렉터 및 에미터측과 병렬로 연결되게 보조덱크 모터 구동부(2)를 구성시킨 후 저항(R2) (R3) 및 다이오드(D1) (D3)를 통하여 트랜지스터(Q3)의 콜렉터측과 연결되게 구성시키고 절환스위치(S1)를 통하여 베이스측이 연결되게 콘트롤부(3)를 구성시켜된 것이다.A fixed resistor (R) and a resistor (R 1 ) at the connection terminals (A) and (B) of the motor (MA). The main deck motor driver 1 is configured to be connected to the sammy volume SVR 1 in parallel with the collector and emitter side of the transistor Q 1 , and the resistor (A) and (B) of the motor MB is connected to the main deck motor driver 1. After configuring the auxiliary deck motor driver 2 so that the semi-volume SVR 2 (SVR 3 ) connected through R 4 is connected in parallel with the collector and emitter side of the transistor Q 2 , the resistor R 2 (R 3 ) The controller 3 is configured to be connected to the collector side of the transistor Q 3 through the diode D 1 and D 3 , and the base side is connected through the changeover switch S 1 . .

이와같이 구성된 본 고안에서 고스피드시 더빙시에는 절환스위치(S1)를 접속시켜 콘트롤부(3)의 트랜지스터(Q3)가 도통하면 전원(B+)이 저항(R2)(R3) 다이오드(D1)(D2)를 통하여 트랜지스터(Q3)의 에미터측으로 흐르게 되어 주, 보조덱크 모터 구동부(1)(2)의 트랜지스터(Q1)(Q2)가 차단 상태를 유지하게 되므로 모터(MA)(MB) 저항치가 적어져 고스피드로 구동하게 된다.In the present invention configured as described above, when dubbing at high speed, when the switching switch S 1 is connected and the transistor Q 3 of the control unit 3 conducts, the power supply B + is a resistor R 2 (R 3 ) diode. (D 1) (D 2), the through transistor (Q 3), because of the emitter main emitter flows toward a transistor (Q 1) (Q 2) of the auxiliary deck motor drive unit (1) and (2) is to keep the cut-off state The resistance of the motor MA (MB) decreases to drive at high speed.

여기서 종래에는 주덱크 모터구동부(1)의 고정저항(R) 대신 세미볼륨을 사용하여 보조 덱크모터 구동부와 대칭적으로 동일하게 구성시켰기 때문에 고스피드 조정시 고정 저항(R)대신 구성된 세미볼륨를 이용하여 모터(MA)가 6000HZ가 되도록 스피드를 조정한다.Here, conventionally, semi-volume is used instead of the fixed resistance (R) of the main deck motor driving unit (1), so that it is configured symmetrically with the auxiliary deck motor driving unit. Adjust the speed so that the motor MA is 6000HZ.

이때의 단자(A)(B)간의 저항치(SVR1의 전제저항+R1+R대신 세미볼륨으로 조정된 저항치가 되고 동일한 방법으로 보조덱크 모터구동부(2)의 속도를 조정하기 때문에 조정 갯수가 증가되어 대량 양산시 불편한 것이었다.At this time, the resistance value between terminals (A) and (B) becomes a resistance value adjusted by semi-volume instead of SVR 1 's total resistance + R 1 + R, and the speed of the auxiliary deck motor driver 2 is adjusted in the same way. It was increased and was inconvenient in mass production.

그러나 본 고안에서는 주덱크 모터 구동부 (1)에 고정저항(R)을 사용하여 고스피드시 모터(MA)의 단자(A)(B)간의 저항치(SVR1이 전체저항+R1+R)로 되게 함으로써 세미 볼륨으로 구성되는 조정 갯수를 줄일수가 있는 것이다.However, in the present invention, the fixed resistance (R) is used for the main deck motor drive unit (1), and the resistance value (SVR 1 is the total resistance + R 1 + R) between the terminals (A) (B) of the motor MA at high speed. By doing so, the number of adjustments consisting of semi-volumes can be reduced.

따라서 주덱크모터 구동부(1)의 모터(MA)의 스피드가 부품간에 오차가 발생되어 5850HZ로 된다고 가정할때에 보조 덱크모터 구동부(2)의 세미볼륨(SVR2)으로 모터(MB)가 동일한 스피드값(5850HZ)을 갖도록 조정하면 고스피드시 두모터(MA)(MB)의 속도가 동일하기때문에 고스피드 더빙기능 수행시 아무런 지장이 없는것이다.Therefore, assuming that the speed of the motor MA of the main deck motor driver 1 becomes 5850HZ due to an error between components, the motor MB is the same as the semi-volume SVR 2 of the auxiliary deck motor driver 2. If the speed value 5850HZ is adjusted, the speed of both motors (MB) is the same at high speed, so that the high speed dubbing function does not interfere.

그리고 콘트롤부(3)의 절환스위치(S1)가 차단되는 정속 구동시에는 녹음 및 재생되는 동작을 수행하는 것으로 이때에 모터의 속도차가 발생되면 음질이 떨어지게 되므로 항상 모터(MA) (MB) 속도를 3000HZ로 고정시킬필요가 있으며 즉, 보조덱크모터 구동부(1)(2)의 세미볼륨(SVR1)(SVR3)으로 정확한 속도를 유지시킬수가 있는 것이다.In addition, during constant speed driving in which the switching switch S 1 of the control unit 3 is blocked, the recording and reproducing operation is performed. At this time, if the speed difference of the motor occurs, the sound quality is degraded. It is necessary to fix to 3000HZ, that is, the semi-volume (SVR 1 ) (SVR 3 ) of the auxiliary deck motor drive unit (1) (2) can maintain the correct speed.

이상에서와 같이 본 고안은 정속 구동시에 속도 조정은 각각의 모터 구동부의 세미볼륨으로 정확히 고정시켜 정확한 오디오 신호가 재생되게 하고 고스피드시에는 주덱크 모터 구동부에 고정 저항을 사용하여 조정 갯수를 줄이는 동시에 속도를 고정시킨 후 보조덱크 모터 구동부의 세미볼륨으로 고스피드시 주, 보조덱크의 모터의 속도만을 동일하게 할 수가 있는 것으로 대량 생산시 원가절감 및 생산성을 높일수 있는 효과가 있는 것이다.As described above, in the present invention, the speed adjustment at the constant speed driving is accurately fixed by the semi-volume of each motor driving unit so that an accurate audio signal is reproduced, and at high speed, the number of adjustments is reduced by using a fixed resistor at the main deck motor driving unit. After fixing the speed, the semi-volume of the sub-deck motor drive unit can make the speed of the main and sub-deck motors the same at high speed, which can reduce the cost and increase the productivity in mass production.

Claims (1)

모터(MB)에 저항(R4)을 통하여 세미볼륨(SVR2)(SVR3)과 연결된 후 트랜지스터(Q2)의 에미터측 및 콜렉터측이 병렬로 구성되게 보조덱크 모터구동부(2)를 구성시키고 콘트롤부(1)를 통하여 대칭적으로 주덱크 모터구동부(1)를 구성시키되, 저항(R1)과 트랜지스터(Q1)의 콜렉터측 사이에 고정저항(R)을 연결 시켜된 더블덱크의 고스피드 조절회로.The auxiliary deck motor driver 2 is configured such that the emitter side and the collector side of the transistor Q 2 are configured in parallel after being connected to the semi-volume SVR 2 (SVR 3 ) through the resistor R 4 to the motor MB. The main deck motor driver 1 is symmetrically formed through the control unit 1 , and the fixed deck R is connected between the resistor R 1 and the collector side of the transistor Q 1 . High speed control circuit.
KR2019870004356U 1987-03-30 1987-03-30 Speed regulating circuit KR910001763Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870004356U KR910001763Y1 (en) 1987-03-30 1987-03-30 Speed regulating circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870004356U KR910001763Y1 (en) 1987-03-30 1987-03-30 Speed regulating circuit

Publications (2)

Publication Number Publication Date
KR880018547U KR880018547U (en) 1988-10-29
KR910001763Y1 true KR910001763Y1 (en) 1991-03-22

Family

ID=19261174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870004356U KR910001763Y1 (en) 1987-03-30 1987-03-30 Speed regulating circuit

Country Status (1)

Country Link
KR (1) KR910001763Y1 (en)

Also Published As

Publication number Publication date
KR880018547U (en) 1988-10-29

Similar Documents

Publication Publication Date Title
KR910001763Y1 (en) Speed regulating circuit
KR100240554B1 (en) Audio signal reproducing device
KR950010274B1 (en) Clamping control apparatus & method for mini-disk
US4393420A (en) Tape run speed-changing circuit
KR890000161Y1 (en) Motor control circuit of double deck cassette
KR930001113Y1 (en) Tracking freeset circuit
KR910005592Y1 (en) Tracking preset regulating circuit for dual system vtr
US4341981A (en) Rotary direction reversing apparatus for a motor of a microcassette tape transport
JPH082804Y2 (en) Reproduction circuit for tape recorder
KR860001636Y1 (en) Tape monitor control circuit for component system
KR880001385Y1 (en) Double deck cassette
KR910001288Y1 (en) Double deck circuit for one equalizer amp
JPH0430662Y2 (en)
KR900005629Y1 (en) Driving circuit for double cassette deck
JPH0248973Y2 (en)
KR900010750Y1 (en) Tape function switching control circuit for doubledeck cassette
KR910004839Y1 (en) Speed-control circuit for capstan motor
KR930000391Y1 (en) Capstan motor drive circuit of video tape recorder
KR930004032Y1 (en) Low speed playing control circuit for vtr
KR900007911Y1 (en) Reproducing control circuit of video tape recorder
KR910006346Y1 (en) Reproducing head changing device of double cassette disc
KR900001540Y1 (en) Control circuit of head drum speed
JPH045044Y2 (en)
KR910001296Y1 (en) Simulatanous recording circuit
KR0124514Y1 (en) Recording circuit for steady speed

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980226

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee