KR910001468Y1 - 고압 안정화회로 - Google Patents

고압 안정화회로 Download PDF

Info

Publication number
KR910001468Y1
KR910001468Y1 KR2019870013382U KR870013382U KR910001468Y1 KR 910001468 Y1 KR910001468 Y1 KR 910001468Y1 KR 2019870013382 U KR2019870013382 U KR 2019870013382U KR 870013382 U KR870013382 U KR 870013382U KR 910001468 Y1 KR910001468 Y1 KR 910001468Y1
Authority
KR
South Korea
Prior art keywords
transistor
high voltage
transformer
resistor
output
Prior art date
Application number
KR2019870013382U
Other languages
English (en)
Other versions
KR890005817U (ko
Inventor
김차배
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870013382U priority Critical patent/KR910001468Y1/ko
Publication of KR890005817U publication Critical patent/KR890005817U/ko
Application granted granted Critical
Publication of KR910001468Y1 publication Critical patent/KR910001468Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

고압 안정화회로
제1도는 본 고안의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 비교부 2 : 고압안정용 구동회로
Q1-Q7: 트랜지스터 RB : 블리더저항
R1-R13: 저항 FBT : 플라이백트랜지스포머
VR : 가변저항 C1, C2: 콘덴서
HVT : 고압안정용 트랜스포머
본 고안은 플라이백트랜스포머의 고압출력을 항상 일정하게 유지시켜주도록 된 고압안정화 회로에 관한것이다.
종래의 고압발생회로에는 과도한 고압으로부터 회로를 보호하기 위하여 고압보호회로를 구성하므로써 수평발신주파수가 변화하는 등의 이유로 고압보호회로가 동작하게 되면 수시로 셋트가 오프되는 결점이 있었다.
이에 본 고안은 상기 결점을 제거하기 위해 플라이백트랜스포머에서 출력되는 고압에서 고압변동을 검출하여 수평 출력트랜지스터의 출력을 고압안정용 트랜스포머를 통해 제어하도륵 궤한시키므로써 심한 과전압이 발생되지 않는한 항상 일정한 고압을 유지하도록 된 고압안정화 회로를 제공하는데 그 목적이 있는 것으로, 이를 첨부도면에 의거하여 상셰히 설명하면 다음과 같다.
본 고안은 플라이백트랜스포머(FBT)의 2차측 고압출력단에다 고압변동을 검출하도록 블리더저항(RB)과 트랜지스터(Q1)를 연결하고, 트랜지스터(Q2)의 에미터에 직렬연결된 저항(R1)(R2)의 접속점에는 트랜지스더(Q2)를 통하여 가면저항(VR)애 의해 기준전압이 제공되는 비교부(1)를 연결하며, 에미터 공통접속된 트랜지스터(Q3)(Q4)와 저항(R4-R6)으로 구성되는 비교부(1)의 출력단에는 트랜지스터(Q5)(Q6)와 저항(R9-R12)으로 구성되고 고압안전용 트랜스포머(HVT)의 1차측에 연결된 고압안정 구동부(2)를 연결하고, 고압안정용 트랜스포머(HVT)의 2차측양단에는 콘덴서(C1)와 저항(R13)을 통해 접지시킴과 더불어 수평출력트랜지스터(Q7)를 연결하여 플라이백트랜스포머(FBT)에 공급되는 수평출력을 제어하므로써 고압출력을 안정화시키도록 된 고압안정화 회로이다.
제1도는 위와같은 구조로 된 본 고안의 회로도를 나타내는 것으로, 플라이백트랜스포머(FBT)의 고압출력을 궤환시켜 고압안정용 트랜스포머(HVT)를 통해 수평 출력드랜지스터(Q7)의 출럭전압을 안정화 시키므로써 출력고압을 일정하게 유지시키는 겻이다.
우선 수평출력트랜지스터(Q7)에서 출력되는 펄스신호에 의해 플라이백트랜스포머(FBT)에서 고압이 발생되면 이 고압은 블리더저항(RB)을 통해 트랜지스터(Q1)의 베이스에 공급되어 블리더저항(RB)의 전압분배에따라 트랜지스터(Q1)의 에미터 전류가 변화된다. 이에따라 저항(R1)(R2)의 접속점에는 분배전압이 검출전압으로 되어 트랜지스터(Q2)의 베이스에 공급된다. 이때 트랜지스터(Q2)의 에미터에는 에미터 팔로위의 특성에 따라 저항(R1)(R2)의 접속점전압보다 0.6V작은 전압이 나타나게 되어 비교부(1)를 구성하고 있는 트랜지스터(Q3)의 에이스에 공급된다.
한편, 정상상태에서 고압이 일정할때 트랜지스터(Q4)의 베이스 전압이 트랜지스터(Q3)의 베이스 전압보다 높게되도록 가변저항(VR)으로 기존전압을 설정해 놓고서 트랜지스터(Q4)를 턴온 상태로 유지시킨다.
그에 따라 트랜지스터(Q4)의 콜렉터는 로우레벨로되어 트랜지스터(Q5)를 턴온시키고, 트랜지스터(Q5)가 턴온되면 트랜지스터(Q6)도 턴온되어 트랜스포머(HVT)의 1차측 코일에는 B2의 직류전원이 흐르게 된다. 트랜스포머(HVT)에 직류전원이 중척되게 되면, 트랜스포머(HVT)의 2차측 인덕턴스 값이 떨어지게 되므로 수평트랜지스터(Q7)의 출력펄스는 플라이백트랜스포머(FBT)로만 공급되어 고압을 유지시킨다.
그런데, 어떤 이상상태가 발생하여 플라이백트랜스포머(FBT)의 출력고압이 올라가게 되면 트랜지스터(Q1)(Q2)를 통해 트랜지스터(Q3)의 베이스전위도 올라가게 되고, 트랜지스터(Q3)의 베이스전위가 가변저항(VR)에 의한 트랜지스터(Q4)의 베이스전위보다 높아지게 되면 트랜지스터(Q3)는 턴온되고 트랜지스터(Q4)는 턴오프 된다. 트랜지스터(Q4)가 턴오프되면 트랜지스터(Q5)의 베이스전위가 하이레벨로 되어 트랜지스터(Q5)(Q6)는 턴오프 된다. 이때 트랜스포머(HVT)외 1차측이 플로팅(floating)상태가 되어 트랜스포머(HVT)는 직류전원이 중첩되지 않은 상태로 되므르 2차측 인덕턴스의 값이 증가된다. 트랜스포머(HVT)의 인덕턴스값이 올라가면 수평출력트랜지스터(Q7)의 출력펄스를 제어하여 플라이백트랜스포머(FBT)의 고압출력을 낮추도록 하므로써 플라이백트랜스포머(FBT)에서 출력되는 고압은 항상 일정한 레벨을 유지하게 되는것이다.
이상에서 설명한 바와같이 본 고안은 고압출력을 궤환시켜 고압안정용 트랜스포머를 통해 수평펄스를 제어하므로써 고압을 안정시키게 되어 과전압이 걸려 상당히 높은 고압이 발생되지 않는한 일정한 고압을 유지시키게되는 효과가 있다.

Claims (1)

  1. 플라이백트랜스포머(FBT)의 2차측 고압단에다 고압변동을 검출하도록 블리더저항(RB)과 트랜지스터(Q1)를 연결하고, 트랜지스터(Q2)의 에미터에 직렬연결된 저항(R1)(R2)의 접속점에는 트랜지스터(Q2)를 통하여 가변저항(VR)에 의해 기준전압이 제공되는 비교부(1)를 연결하며, 에미터 공통접속된 트랜지스터(Q3)(Q4)와 저항(R4-R6)를 구성되는 비교부(1)의 출력단에는 트랜지스터(Q5)(Q6)와 저항(R9-R12)으로 구성되고 고압안정용트랜스포머(HVT)의 1차측에 연결된 고압안정 구동부(2)를 연결하고, 고압 안정용트랜스포머(HVT)의 2차측양단에는 콘덴서(C1)와 저항(R13)을 통해 접지시킴과 더블어 수평출력트랜지스터(Q7)를 연결하여 플라이백트랜스포머(FBT)에 공급되는 수평출력을 제어하므르써 고압출력을 안정화시키도록된 고압안정화 회로.
KR2019870013382U 1987-08-11 1987-08-11 고압 안정화회로 KR910001468Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870013382U KR910001468Y1 (ko) 1987-08-11 1987-08-11 고압 안정화회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870013382U KR910001468Y1 (ko) 1987-08-11 1987-08-11 고압 안정화회로

Publications (2)

Publication Number Publication Date
KR890005817U KR890005817U (ko) 1989-04-21
KR910001468Y1 true KR910001468Y1 (ko) 1991-03-04

Family

ID=19266344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870013382U KR910001468Y1 (ko) 1987-08-11 1987-08-11 고압 안정화회로

Country Status (1)

Country Link
KR (1) KR910001468Y1 (ko)

Also Published As

Publication number Publication date
KR890005817U (ko) 1989-04-21

Similar Documents

Publication Publication Date Title
US5055747A (en) Self-regulating, no load protected electronic ballast system
US5317497A (en) Internally excited, controlled transformer saturation, inverter circuitry
US4029993A (en) Two level inverter circuit
US3331033A (en) Transistor oscillator power supply system
US4492899A (en) Solid state regulated power supply system for cold cathode luminous tube
EP0035379A1 (en) A gate circuit for a thyristor and a thyristor having such a gate circuit
KR910001468Y1 (ko) 고압 안정화회로
US5016156A (en) High voltage stabilizing circuit
US5394067A (en) Regulated high DC voltage supply
US4207512A (en) Battery charging systems for road vehicles
US4100595A (en) Circuit for the production of an output voltage depending on an input direct voltage and a given desired voltage
US4649465A (en) Voltage stabilizer for a high-voltage generating circuit
KR900004871Y1 (ko) 과열 방지 고압 안정화 회로
US5343123A (en) Series-resonant inverter ballast
KR930004325Y1 (ko) 집진용 고압 발생회로
KR940005828Y1 (ko) 이상 주파수의 수평동기신호에 대한 모니터 보호회로
KR900009577Y1 (ko) 모니터의 수평편향 보호회로
KR930000856Y1 (ko) 고압 안정화 회로
KR930005475Y1 (ko) 콘트롤 전압을 이용한 출력제어회로
JPH0373191B2 (ko)
JP3319220B2 (ja) 保護回路
KR930000447Y1 (ko) 모니터의 피이드백형 x선 보호회로
KR930003564Y1 (ko) 플라이백 트랜스 포머의 과전압 보호회로
JPS5935541B2 (ja) カラ−テレビジヨン受像機の保護回路
KR930002309Y1 (ko) 고압출력 안정화회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010227

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee