KR910001017Y1 - High voltage stabilization circuit - Google Patents

High voltage stabilization circuit

Info

Publication number
KR910001017Y1
KR910001017Y1 KR2019870013828U KR870013828U KR910001017Y1 KR 910001017 Y1 KR910001017 Y1 KR 910001017Y1 KR 2019870013828 U KR2019870013828 U KR 2019870013828U KR 870013828 U KR870013828 U KR 870013828U KR 910001017 Y1 KR910001017 Y1 KR 910001017Y1
Authority
KR
South Korea
Prior art keywords
flyback transformer
power supply
transistor
diode
circuit
Prior art date
Application number
KR2019870013828U
Other languages
Korean (ko)
Other versions
KR890005818U (en
Inventor
노영수
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR2019870013828U priority Critical patent/KR910001017Y1/en
Publication of KR890005818U publication Critical patent/KR890005818U/en
Application granted granted Critical
Publication of KR910001017Y1 publication Critical patent/KR910001017Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/185—Maintaining dc voltage constant
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/005—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Details Of Television Scanning (AREA)
  • Dc-Dc Converters (AREA)

Abstract

내용 없음.No content.

Description

낸드회로를 이용한 고압 안정회로* 도면의 주요부분에 대한 부호의 설명10 : 낸드 회로 20 : 플라이백트랜스(FBT)OP1,OP2: OP앰프 Q1,Q2: 트랜지스터D1-D3: 다이오드 R1-R3: 저항V1-V3: 전원High voltage stabilized circuit using NAND circuit * Explanation of symbols for the main parts of the drawing 10: NAND circuit 20: Flyback transformer (FBT) OP1, OP2: OP amplifier Q1, Q2: Transistor D1-D3: Diode R1-R3: Resistance V1-V3: Power

본 고안은 고압회로인 플라이백트랜스에 공급되는 전압을 낸드(NAND)회로를 이용하여 플라이백트랜스가 정상적인 동작을 할 수 있는 일정 전압만을 공급해주도록 하는 낸드회로를 이용한 고압 안정회로에 관한 것이다.The present invention relates to a high voltage stable circuit using a NAND circuit for supplying only a predetermined voltage for a flyback transformer to operate normally by using a NAND circuit for supplying a voltage to a flyback transformer, which is a high voltage circuit.

종래에는 교류전원(AC)를 정류하여 발생시킨 전압을 고압 발생회로인 플라이백트랜스에 공급하거나 또는 스위칭 모우드 파우어 서플라이(SWITCHING MODE POWER SUPPLY)에서 출력되는 전압을 플라이백트랜스에 인가시킴으로써 플라이백트랜스의 입력 전압이 변동될 수 있었으며 플라이백트랜스의 입력전압이 변동되게되면 플라이백트랜스가 파손되거나 플라이백트랜스로 부터 유기되는 고압이 변화되어 뒷단의 회로가 오동작하는 단점이 있었다.Conventionally, a voltage generated by rectifying AC power is supplied to a flyback transformer, which is a high voltage generating circuit, or a voltage output from a switching mode power supply is applied to the flyback transformer. The input voltage could be fluctuated, and if the input voltage of the flyback transformer was changed, the flyback transformer was damaged or the high voltage induced from the flyback transformer was changed, resulting in a malfunction of the circuit at the rear end.

본 고안은 상기와 같은 감안하여 고압발생회로인 플라이백트랜스에 공급되는 전압을 플라이백트랜스가 정상적인 동작을 수행할수 있는 정하여진 전압만 공급되게 하므로써 플라이백트랜스의 파손이나 후단의 회로가 오동작하는 것을 없애도록 한 것으로 전원공급회로에서 플라이백트랜스에 공급되는 전압을 검출하여 일정전압 이하나 이상으로 인가될 경우 플라이백트랜스에 공급되는 전원을 차단시키고 일정전압으로 인가될 경우에만 낸드회로를 통하여 플라이백트랜스에 전압을 공급해주도록 한 것이다.In view of the above, the present invention provides that the voltage supplied to the flyback transformer, which is a high voltage generating circuit, is supplied only a predetermined voltage for the flyback transformer to perform a normal operation. The power supply circuit detects the voltage supplied to the flyback transformer and if it is applied below or above a certain voltage, it cuts off the power supply to the flyback transformer. It is to supply voltage to transformer.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

전원 공급 회로에서 인가되는 입력전원(VIN)은 OP앰프(OP1)의 비반전단자(+)와 OP앰프(OP2)의 반전단자(-)에 인가시키고 상기 OP앰프(OP1)의 반전단자(-)에는 플라이백트랜스(20)가 정상 구동할 수 있는 하한 기준전원(V1)을 인가시키며 상기 OP앰프(OP2)의 비반전단자(+)에는 플라이백트랜스(20)가 정상 구동할 수 있는 상한 기준전원(V2)을 인가시키게 연결한다.Input is applied from the power supply circuit power source (V IN) is an inverting terminal of the non-inverting terminal (+) and the OP amplifier (OP 2) of the OP amplifier (OP 1) (-) applied to the and of the OP amplifier (OP 1) The low limit reference power supply V 1 , which the flyback transformer 20 can normally drive, is applied to the inverting terminal (−), and the flyback transformer 20 is applied to the non-inverting terminal (+) of the OP amplifier OP 2 . Connect the upper limit reference power supply (V 2 ) that can operate normally.

그리고 상기 OP앰프(OP1)(OP2)의 출력측에는 다이오드(D1)(D2)의 캐소드를 연결하고 상기 다이게 연결한다.The cathode of the diode D 1 and D 2 is connected to the output side of the OP amplifier OP 1 and OP 2 , and then connected to the die.

또한 상기 다이오드(D3)의 캐소드측에는 트랜지스터(Q1)의 에미터에는 트랜지스터(Q2)의 베이스와 저항(R2)이 연결되게 낸드회로(10)를 구성하며 콜렉터가 접지된 트랜지스터(Q2)의 에미터는 플라이백트랜스(20)에 인가되는 입력전원(VIN)이 연결되게 구성한다.In addition, on the cathode side of the diode D 3 , an emitter of the transistor Q 1 forms a NAND circuit 10 to which the base of the transistor Q 2 is connected to the resistor R 2 , and the collector Q is grounded. The emitter of 2 ) is configured such that the input power (V IN ) applied to the flyback transformer 20 is connected.

즉, 입력전원(VIN)이 하한 기준전원(V1)과 상한 기준전원(V1)과 상한 기준전원(V2) 사이로 입력될 경우 트랜지스터(Q1)가 “턴온”되어 트랜지스터(Q2)를 “턴오프”시킴으로써 플라이백트랜스(20)에는 입력전원(VIN)이 공급되어 정상적으로 동작되고 입력전원(VIN)이 하한 기준전원(V1)보다 낮거나 상한 기준전원(V2)보다 높을 경우에는 트랜지스터(Q2)를 “턴온”시켜 플라이백트랜스(20)에 공급되는 입력전원(VIN)을 차단시키도록 구성한 것이다.That is, when the input power supply V IN is input between the lower limit reference power supply V 1 , the upper limit reference power supply V 1 , and the upper limit reference power supply V 2 , the transistor Q 1 is “turned on” so that the transistor Q 2. ), the "turn-off" by the flyback transformer 20 is provided with input power source (V IN) is supplied in normal operating input power source (V IN) is lower or the upper limit reference voltage than the lower limit reference voltage source (V 1) (V 2) If higher, transistor Q 2 is turned on to block input power V IN supplied to flyback transformer 20.

이와같이 구성된 본 고안의 작용 효과를 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above are as follows.

첫째, 전원 공급회로에서 공급되는 입력전원(VIN)이 하한 기준전원(V1)보다 적을경우(즉 입력전원 VIN〈V1〈V2일 경우)First, when the input power (V IN ) supplied from the power supply circuit is smaller than the lower limit reference power (V 1 ) (that is, when the input power V IN <V 1 <V 2 )

이때에는 OP앰프(OP1)의 비반전단자(+)입력이 반전단자(-)입력보다 적게되어 OP앰프(OP1)의 출력은 로우레벨이 되고 OP앰프(OP2)의 비반전단자(+)입력이 반전단자(-)입력보다 높게되어 OP앰프(OP2)의 출력은 하이레벨이 된다.At this time, the non-inverting terminal (+) input is an inverting terminal of the OP amplifier (OP 1), - non-inverting terminal of is less than the input the output of the OP amplifier (OP 1) is at a low level OP amplifier (OP 2) (() The + input is higher than the inverting terminal (-) input, and the output of the OP amplifier OP 2 is at a high level.

따라서 다이오드(D1)는 “온”되고 다이오드(D2)는 “오프”되게 되나 다이오드(D3)의 애노드측은 다이오드(D1)의 “온”으로 로우레벨이 되어 다이오드(D3)가 “오프”되므로 트랜지스터(Q1)는 “턴오프”되게 된다.Therefore, diode D 1 is turned "on" and diode D 2 is turned "off", but the anode side of diode D 3 goes low level to "on" of diode D 1 so that diode D 3 is turned on. Since it is "off", transistor Q1 is "turned off".

트랜지스터(Q1)가 “턴오프”되면 트랜지스터(Q2)는 저항(R2)에 의해 바이어스가 걸려 “턴온”되게 되며 트랜지스터(Q2)가 “턴온”되면 플라이백트랜스(20)에 공급되는 입력전원(VIN)은 트랜지스터(Q2)를 통하여 접지로 흐르게 되므로써 플라이백트랜스(20)의 동작이 중단되어 후단의 회로가 보호되게 된다.When the transistor Q 1 is "turned off", the transistor Q 2 is biased by the resistor R2 to be "turned on", and when the transistor Q 2 is "turned on", it is supplied to the flyback transformer 20. Since the input power supply V IN flows to the ground through the transistor Q 2 , the operation of the flyback transformer 20 is stopped to protect the circuit at a later stage.

즉, 플라이백트랜스(20)가 정상적인 동작을 하지 못하는 하한 기준전원(V1)이하의 입력전원(VIN)이 인가되면 트랜지스터(Q1)를 “턴오프”시키고 트랜지스터(Q1)를 “턴온”시켜 플라이백트랜스(20)에 공급되는 입력전원(VIN)을 차단시킴으로써 플라이백트랜스(20)의 보호 및 뒷단의 회로를 보호하는 것이다.That is, when the input power V IN below the lower limit reference power supply V 1 , in which the flyback transformer 20 does not operate normally, is applied, the transistor Q 1 is turned off and the transistor Q 1 is turned off. Turn on ”to cut off the input power supply V IN supplied to the flyback transformer 20 to protect the flyback transformer 20 and the circuit at the rear end thereof.

둘째, 전원 공급회로에서 공급되는 입력전원(VIN)이 상한 기준전원(V2)보다 높을 경우(즉 V1〈VIN〈V2일 경우) 이때에는 OP앰프(OP1)의 출력이 하이레벨이 되어 다이오드(D1)가 “오프”되고 OP앰프(OP1)의 출력은 로우레벨이 되어 다이오드(D2)를 “온”시키게되므로 다이오드(D3)의 애노드측은 로우레벨이 되어 다이오드(D3)는 “오프”되게 된다.Second, when the input power (V IN ) supplied from the power supply circuit is higher than the upper limit reference power supply (V 2 ) (that is, when V 1 <V IN <V 2 ), the output of the OP amplifier OP 1 is high. The diode D 1 is “off” and the output of the OP amplifier OP 1 is at the low level, thereby turning on the diode D 2. Therefore, the anode side of the diode D 3 is at the low level. (D 3 ) will be “off”.

다이오드(D3)가 “오프”되면 트랜지스터(Q1)가 “턴오프”되고 트랜지스터(Q1)가 “턴오프”되면 트랜지스터(Q2)가 “턴온”되어 플라이백트랜스(20)에 인가되는 입력전원(VIN)을 차단시키는 것이다.When diode D 3 is "off", transistor Q 1 is "turned off" and when transistor Q 1 is "turned off" transistor Q 2 is "turned on" and applied to flyback transformer 20. To cut off the input power supply (V IN ).

즉, 플라이백트랜스(20)가 정상적인 동작을 하지 못하는 상한 기준전원(V2)이상의 입력전원(VIN)이 인가되면 낸드회로(10)에서 트랜지스터(Q2)를 “턴온”시켜 플라이백트랜스(20)에 인가되는 입력전원(VIN)을 차단시킴으로써 플라이백트랜스(20)의 보호 및 뒷단의 회로도 보호할 수 있게된다.That is, when the input power supply V IN of the upper limit reference power supply V 2 , which the flyback transformer 20 does not operate normally, is applied, the NAND circuit 10 turns the transistor Q 2 to the flyback transformer. By blocking the input power V IN applied to the 20, the protection of the flyback transformer 20 and the circuit at the rear end thereof can be protected.

셋째, 전원 공급회로에서 공급되는 입력전원(VIN)이 하한 기준전원(V1)보다는 크고 상한 기준전원(V2)보다는 적게 입력될 경우(즉 V1〈VIN〈V2일 경우) 이때에는 각 OP앰프(OP1)(OP2)의 비반전단자(+)에 인가되는 전원이 반전단자(-)에 인가되는 전원보다 높으므로 OP앰프(OP1)(OP2)의 출력은 모두 하이레벨이 되어 다이오드(D1)(D2)를 모두 “오프”시킨다.Third, when the input power (V IN ) supplied from the power supply circuit is input larger than the lower limit reference power supply (V 1 ) and less than the upper limit reference power supply (V 2 ) (that is, when V 1 <V IN <V 2 ). Since the power applied to the non-inverting terminal (+) of each OP amplifier (OP 1 ) (OP 2 ) is higher than the power applied to the inverting terminal (-), the outputs of the OP amplifier (OP 1 ) (OP 2 ) It is at a high level to turn off both diodes D 1 and D 2 .

다이오드(D1)(D2)가 “오프”되면 전원(V3)이 저항(R1)을 통하여 다이오드(D3)에 인가되므로 다이오드(D3)가 “온”되게 되고 다이오드(D3)가 “온”되면 트랜지스터(Q1)가 “턴온”되어 트랜지스터(Q2)의 베이스에 하이레베 전압을 인가시킴으로써 트랜지스터(Q2)는 “턴오프”되게 된다.When diode D 1 (D 2 ) is “off”, power source V 3 is applied to diode D 3 through resistor R 1 , so diode D 3 is “on” and diode D 3 ) is "on" when the transistor (Q 1), the "turn-on" the transistor (applied by the transistor (Q 2), the high-voltage to the base of Q L'2) is to be "turned off".

트랜지스터(Q2)가 “턴오프”되게 되면 플라이백트랜스(20)에는 저항(R3)을 통하여 입력전원(VIN)이 공급되게 되므로 플라이백트랜스(20)에는 정상적인 동작을 하게 된다.When the transistor Q 2 is “turned off”, the flyback transformer 20 is supplied with the input power V IN through the resistor R 3 , so that the flyback transformer 20 operates normally.

즉, 플라이백트랜스(20)가 정상적인 동작을 하게되는 하한 기준전원(V1)보다 크고 상한 기준전원(V2)보다 작은 입력전원(VIN)이 입력되면 낸드회로(10)에서 트랜지스터(Q2)를 “턴오프”시켜 입력전원(VIN)을 정상적으로 플라이백트랜스(20)에 공급해 주게 된다.That is, when the input power V IN that is larger than the lower limit reference power supply V 1 and smaller than the upper limit reference power supply V 2 is input, the transistor Q in the NAND circuit 10 operates. 2 ) “Turn Off” to supply the input power (V IN ) to the flyback transformer 20 normally.

이와같이 플라이백트랜스(20)에 공급되는 입력전원(VIN)이 하한 기준전원(V1)보다 낮게 인가되거나 상한 기준전원(V2)보다 높게 인가될 경우에는 낸드회로(10)에서 틀내지스터(Q2)를 “턴온”시켜 입력전원(VIN)이 플라이백트랜스(20)에 공급되지 못하게 차단시켜 주고 입력전원(VIN)이 하한 기준전원(V1)과 상한 기준전원(V2)이 하한 기준전원(V2)사이의 값으로 인가될 경우에는 낸드회로(10)에서 트랜지스터(Q2)를 “턴오프”시켜 입력전원(VIN)이 정상적으로 플라이백트랜스(20)에 공급되게 하므로써 플라이백트랜스(20) 및 그 뒷단의 회로를 보호할 수 있게 된다.As such, when the input power supply V IN supplied to the flyback transformer 20 is applied lower than the lower limit reference power supply V 1 or higher than the upper limit reference power supply V 2 , the frame nistor in the NAND circuit 10 is applied. (Q 2), the "turn-on" to the input power source (V iN) to give to blacklisted from being supplied to the flyback transformer 20, the input power source (V iN) is an upper limit reference voltage and a lower limit reference voltage source (V 1) (V 2 Is applied to the value between the lower limit reference power supply (V 2 ) and the input power (V IN ) is normally supplied to the flyback transformer (20) by turning off the transistor (Q 2 ) in the NAND circuit (10). By doing so, it is possible to protect the flyback transformer 20 and the circuit behind it.

한편 본 고안은 입력전원(VIN)의 전압을 검출할 수 있으므로 스위칭 모우드 파우어 서플라이의 출력전압을 점검하는 회로에 이용할 수 있다.On the other hand, the present invention can detect the voltage of the input power supply (V IN ) can be used in the circuit for checking the output voltage of the switching mode power supply.

이상에서와 같이 본 고안은 플라이백트랜스에 인가되는 입력전원을 플라이백트랜스가 정상적으로 구동되는 하한 기준전원 보다 높고 상한 기준전원보다 낮을 경우에만 플라이백 트랜스에 공급시켜 주므로써 플라이백트랜스를 보호할수 있는 동시에 플라이백트랜스에서 유기되는 고압을 안정시켜 주어 뒷단의 회로를 보호할 수 있는 효과가 있는 것이다.As described above, the present invention can protect the flyback transformer by supplying the input power applied to the flyback transformer to the flyback transformer only when the flyback transformer is higher than the lower limit reference power and normally lower than the upper limit reference power. At the same time, it stabilizes the high pressure induced in the flyback transformer, thereby protecting the circuit of the back stage.

Claims (1)

전원 공급회로에서 인가되는 입력전원(VIN)을 하한 기준전원(V1) 및 상한 기준전원(V2)과 비교하는 OP앰프(OP1)(OP2)와, 상기 OP앰프(OP1)(OP2)의 출력레벨에 의하여 그 구동이 선택되는 다이오드(D1)(D2)와, 상기 다이오드(D1)(D2)가 동시에 차단될때 동작되는 다이오드(D3)와, 상기 다이오드(D3)의 구동에 의하여 동작되어지는 트랜지스터(Q1)로 구성된 낸드회로(10)를 구비하고 상기 트랜지스터(Q1)의 동작과 역으로 동작되고 플라이백트랜스(20)에 공급되는 입력전원(VIN)을 선택하는 트랜지스터(Q2)를 구비한 것을 특징으로 하는 낸드회로를 이용한 고압 안정회로.OP amplifier OP 1 and OP 2 for comparing the input power V IN applied from the power supply circuit with the lower limit reference power supply V 1 and the upper limit reference power supply V 2 , and the OP amplifier OP 1 . A diode D 1 (D 2 ) whose driving is selected by the output level of OP 2 , a diode D 3 operated when the diode D 1 (D 2 ) is simultaneously blocked, and the diode An input power source having a NAND circuit 10 composed of a transistor Q 1 operated by driving of (D 3 ) and operated in reverse to the operation of the transistor Q 1 and supplied to the flyback transformer 20. A high voltage stable circuit using a NAND circuit, comprising a transistor (Q 2 ) for selecting (V IN ).
KR2019870013828U 1987-08-18 1987-08-18 High voltage stabilization circuit KR910001017Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870013828U KR910001017Y1 (en) 1987-08-18 1987-08-18 High voltage stabilization circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870013828U KR910001017Y1 (en) 1987-08-18 1987-08-18 High voltage stabilization circuit

Publications (2)

Publication Number Publication Date
KR890005818U KR890005818U (en) 1989-04-21
KR910001017Y1 true KR910001017Y1 (en) 1991-02-20

Family

ID=19266639

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870013828U KR910001017Y1 (en) 1987-08-18 1987-08-18 High voltage stabilization circuit

Country Status (1)

Country Link
KR (1) KR910001017Y1 (en)

Also Published As

Publication number Publication date
KR890005818U (en) 1989-04-21

Similar Documents

Publication Publication Date Title
KR910001017Y1 (en) High voltage stabilization circuit
CA2078573A1 (en) Electronic switching power supply
US4845584A (en) Transistor protective circuit
KR930001255Y1 (en) Over current relay
GB2136222A (en) Switched mode power supplies
JPH041588B2 (en)
KR890000477Y1 (en) Switch control circuit of power input or output
KR100318365B1 (en) Overcurrent Protection Circuit of Motor Drive Circuit
KR930007959Y1 (en) Over-voltage detecting circuit using photo-coupler
JP3008484B2 (en) Protection circuit
JPH0467724A (en) Power supply interrupter
KR910008275Y1 (en) X-ray radiation protecting circuit for tv
KR950006057Y1 (en) Zener diode protection circuit
KR940007079B1 (en) Switching mode power supply
KR100265668B1 (en) A circuit for detecting over-current in inverter
KR19980046091A (en) Overvoltage Breaker Circuit
KR910005935Y1 (en) Power supply circuit
KR930001702Y1 (en) Over currrent detecting and protecting circuit
KR910001694Y1 (en) Protecting circuit for multi-outputs
KR910002046Y1 (en) Over voltage,over current protective circuit
KR910006299Y1 (en) Control circuit for overvoltage
KR970063858A (en) Logic circuit protection device
KR940007703Y1 (en) Bios circuit of vertical deflection part
KR920000098Y1 (en) X-ray protecting circuit for tv
KR870000653Y1 (en) Power circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980123

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee