KR910000300B1 - Current loop interface circuit - Google Patents

Current loop interface circuit Download PDF

Info

Publication number
KR910000300B1
KR910000300B1 KR1019870014175A KR870014175A KR910000300B1 KR 910000300 B1 KR910000300 B1 KR 910000300B1 KR 1019870014175 A KR1019870014175 A KR 1019870014175A KR 870014175 A KR870014175 A KR 870014175A KR 910000300 B1 KR910000300 B1 KR 910000300B1
Authority
KR
South Korea
Prior art keywords
current loop
terminal
interface circuit
signal
transmission
Prior art date
Application number
KR1019870014175A
Other languages
Korean (ko)
Other versions
KR890010661A (en
Inventor
이동현
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019870014175A priority Critical patent/KR910000300B1/en
Publication of KR890010661A publication Critical patent/KR890010661A/en
Application granted granted Critical
Publication of KR910000300B1 publication Critical patent/KR910000300B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Dc Digital Transmission (AREA)

Abstract

A circuit for interfacing between a current loop port of a host computer and current loop type termimals comprises a current loop host interfacing circuit (20) for converting the current loop signal from the current loop port into the TTL level signal, a time switch (40) for switching the digital data, a controller (30) for controlling the time switch, and a current loop terminal interfacing circuit (50-52) for converting the current loop signal from the current loop type terminals into the TTL level signal, for transmitting/receiving the TTL level signal to/from the time switch and for checking the power on/off state of the current loop type terminals.

Description

전류 루우프 인터폐이스회로Current Loop Interference Circuit

제1도는 종래의 호스트 컴퓨터의 전류 루우프 포트와 전류 루우프 방식 터미날의 접속 구성도.1 is a connection configuration diagram of a current loop port and a current loop terminal of a conventional host computer.

제2도는 본 발명에 따른 호스트 컴퓨터의 전류 루우프 포트(10)와 전류 루우프 방식 터미날(60-62)의 접속 구성도.2 is a connection diagram of the current loop port 10 and the current loop terminal 60-62 of the host computer according to the present invention.

제3도는 본 발명에 따른 제2도의 전류 루우프 호스트 인터페이스회로(20)의 구체회로도.3 is a detailed circuit diagram of the current loop host interface circuit 20 of FIG. 2 according to the present invention.

제4도는 본 발명에 따른 제2도의 전류 루우프 터미날 인터페이스회로(50-52)중 한 부분의 구체회로도.4 is a detailed circuit diagram of a portion of the current loop terminal interface circuit 50-52 of FIG. 2 according to the present invention.

제5도는 본 발명에 따른 제3, 4도를 사용한 제2도의 구체 구성도.5 is a detailed configuration diagram of FIG. 2 using third and fourth degrees according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 호스트 컴퓨터의 전류 루우프 포트 20 : 전류 루우프 인터페이스회로10: current loop port of the host computer 20: current loop interface circuit

30 : 콘트롤러 40 : 타임 스위치30: controller 40: time switch

50-52 : 전류 루우프 터미날 인터페이스회로50-52: Current loop terminal interface circuit

60-62 : 전류 루우프 방식 터미날60-62: Current Loop Terminal

본 발명은 호스트 컴퓨터의 전류-루우프 포트(Current loop port)와 전류 루우프 터미날의 접속 인터페이스회로간 인터페이싱에 관한 것으로써, 특히 교환기내 스위칭을 통해 호스트 컴퓨터의 전류 루우프 포트와 전류 루우프 방식 터미날 사이에 데이타를 소정치의 전류 루우프로 전송할 수 있는 전류 루우프 인터페이스회로에 관한 것이다.The present invention relates to the interfacing between the current loop port of the host computer and the connection interface circuit of the current loop terminal, and in particular, the data between the current loop port and the current loop type terminal of the host computer through switching in the exchange. The present invention relates to a current loop interface circuit capable of transmitting a predetermined current loop.

종래에는 제1도와 같이 호스트컴퓨터와 연결된 교환기(2)와 전류 루우프 방식 터미날(1)의 인터페이싱에 있어서 호스트 컴퓨터에 연결된 교환기(2)에서 스위칭을 하지 않고 전류 루우프 방식 터미날(1)에서 직접 일대일로 접속하여 데이타 전송을 수행하였기 때문에, 호스트 컴퓨터의 전류 루우프 방식의 터미날(1)을 연결할 수 있는 포트수는 한정되어진다. 이로 인하여 전류 루우프 방식의 터미날(1)을 사용하려는 사용자가 늘어날 경우 제1도와 같이 송수신입력단(Tx-, Tx+, Rx-, Rx+)을 4라인으로 하여 모두 각각의 별도로 가져야 되므로 설치비용 및 호스트 컴퓨터와 정보를 교환하는데 있어서 비효율적인 문제점이 있었다.Conventionally, in the interfacing of the switch 2 connected to the host computer with the current loop type terminal 1 as shown in FIG. 1, the switch is connected directly to the current loop type terminal 1 without switching at the switch 2 connected to the host computer. Since the data transfer is performed by connection, the number of ports to which the current loop terminal 1 of the host computer can be connected is limited. For this reason, if more users want to use the current loop type terminal (1), as shown in Fig. 1, the transmission and reception input terminals (Tx-, Tx +, Rx-, and Rx +) must be four separate lines, so that each has a separate installation cost and a host computer. There was an inefficient problem in exchanging information with the.

따라서 본 발명의 목적은 소정 전류(20mA)의 전류 루우프 방식으로 송수신되는 호스트 컴퓨터의 데이타와 전류 루우프 방식으로 입출력되는 터미날의 데이타를 교환기를 통해 스위칭하여 하나의 호스트 컴퓨터에서 복수의 상기 방식와 터미날을 통해 정보를 송수신할 수 있도록 하는 인터페이스회로를 제공함에 있다.Accordingly, an object of the present invention is to switch the data of a host computer transmitted and received in a current loop method of a predetermined current (20 mA) and the data of a terminal input / output in a current loop method through a plurality of the above methods and terminals in one host computer. An interface circuit for transmitting and receiving information is provided.

본 발명의 다른 목적은 설치비를 감소시키고 전송 데이타에 대해 에러가 없는 신뢰도를 높혀 호스트 컴퓨터를 효율적으로 운용할 수 있도록 하는 회로를 제공함에 있다.Another object of the present invention is to provide a circuit that can reduce the installation cost and increase the error-free reliability of transmission data to efficiently operate the host computer.

상기의 목적을 달성하기 위한 본 발명은 호스트 컴퓨터의 전류 루우프 포트에서 나오는 신호를 TTL레벨의 신호로 변환하여 하이웨이로 보내주는 수단과, 상기 하이웨이에서 들어오는 TTL레벨의 신호를 20mA 전류 루우프 신호로 변환하여 호스트 컴퓨터의 전류 루우프 포트로 보내주는 수단과, 상기 전류 루우프 터미날에서 나오는 신호를 TTL레벨로 변환하여 하이웨이로 보내주는 수단과, 상기 TTL레벨의 신호를 20mA전류 루우프 신호로 변환하여 상기 전류 루우프 터미날로 보내주는 수단과, 상기 전류 루우프 터미날 전원의 온/오프의 여부를 알수 있는 전류 루우프 터미날의 동작 여부 상태를 체크하는 수단으로 구성됨을 특징으로 한다.The present invention for achieving the above object is a means for converting the signal from the current loop port of the host computer to a signal of the TTL level to send to the highway, and converts the signal of the TTL level from the highway into a 20 mA current loop signal A means for sending to a current loop port of a host computer, a means for converting a signal from the current loop terminal to a TTL level and sending it to a highway, and a signal for converting the TTL level signal to a 20 mA current loop signal to the current loop terminal. And means for checking a state of operation of the current loop terminal, which can know whether the current loop terminal power is turned on or off.

이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제2도는 본 발명에 따른 호스트 컴퓨터의 전류 루우프 포트(10)와 전류 루우프 방식 터미날(60-62)의 접속 구성도로서. 호스트 컴퓨터의 전류 루우프 포트(10)와, 각 인터페이스로부터 데이타송수신단(TxD1-TxDn, RxD1-RxDn)과 연결되어 입출력되는 디지탈 정보를 교환하도록 제어하는 타임스위치(40)와, 일정 주기로 상기 타임스위치(40)의 입출력포트에 연결된 데이타 송수신단(TxD1-TxDn, RxD1-Rx-Dn)의 정보 입출력 상태를 체킹하여 사용하지 않는 채널을 통해 정보를 교환할 수 있도록 스위칭을 제어하는 콘트롤러(30)와, 전류 루우프 방식으로 데이타를 전송하는 단말 장치인 전류 루우프 방식 터미날(60-62)과, 상기 호스트 컴퓨터의 전류 루우프 포트(10)의 송수신입력단(Tx+, Tx-, Rx+, Rx-)과 연결되어 20mA로 송, 수신되는 전류 루우프 신호를 TTL레벨의 신호로 변환하여 상기 타임스위치(40)의 데이타송수신단(TxD1, RxD1)과 연결되어 상기 타임스위치(40)의 하이웨이로 송수신하도록 하는 전류 루우프 호스트 인터페이스회로(20)와, 상기 전류 루우프 방식 터미날(60-62)의 송수신입력단(Tx+, Tx-, Rx+, Rx-)으로 전류 루우프 터미날의 20mA로 송, 수신되는 전류 루우프 신호를 TTL레벨의 신호로 변환하여 상기 타임스위치(40)의 데이타송수신단(RxD2~RxDn, TxD2~TxDn)을 통해 상기 타임스위치(40)의 하이웨이로 송수신하도록 하며 상기 전류 루우프 방식 터미날(60-62)의 전원 온/오프 상태를 체크할 수 있는 전류 루우프 터미날 인터페이스회로(50-52)로 구성된다.2 is a connection configuration diagram of a current loop port 10 and a current loop terminal 60-62 of a host computer according to the present invention. A time switch 40 connected to the current loop port 10 of the host computer and connected to the data transmission / reception terminals TxD1-TxDn and RxD1-RxDn to exchange input / output digital information; A controller 30 for controlling switching to exchange information through an unused channel by checking information input / output states of data transmission / reception terminals (TxD1-TxDn, RxD1-Rx-Dn) connected to the input / output port of the 40. And a current loop terminal 60-62, which is a terminal device for transmitting data in a current loop method, and a transmission / reception input terminal (Tx +, Tx-, Rx +, Rx-) of the current loop port 10 of the host computer. A current loop signal, which is transmitted and received at 20 mA, is converted into a TTL level signal, and is connected to the data transmission / reception terminals TxD1 and RxD1 of the time switch 40 to transmit and receive on the highway of the time switch 40. TTL level of the current loop signal transmitted and received at the 20 mA of the current loop terminal to the transmission and reception input terminals Tx +, Tx-, Rx +, and Rx- of the loop host interface circuit 20 and the current loop terminal 60-62. Converts the signal into the signal of the time switch 40 through the data transmission and reception terminals (RxD 2 ~ RxDn, TxD 2 ~ TxDn) of the time switch 40, and the current loop terminal 60-62. It consists of a current loop terminal interface circuit (50-52) that can check the power on / off state of.

제3도는 본 발명에 따른 제2도의 전류 루우프 호스트 인터페이스회로(20)의 구체회로도로써, 제3a도는 호스트 컴퓨터의 전류 루우프 포트(10)에서 타임스위치(40)를 통해 전류 루우프 방식 터미날(60-62)로 신호를 전송시 타임스위치(40)와의 인터페이싱하는 제1전송 인터페이스회로(21)이고, 제3b도는 전류 루우프 방식 터미날(60-62)에서 타임스위치(40)를 통해 호스트 컴퓨터의 전류 루우프 포트(10)로 신호를 전송시 타임스위치(40)와의 인터페이싱하는 제1수신 인터페이스회로(22)이며, 상기 제3a도, 제3b도중 R1-R11는 저항, Q1-Q3는 트랜지스터, D1-D5는 다이오드, PC1-PC2는 포토카풀러, C1는 캐패시터, N1-N2는 인버터이다.FIG. 3 is a detailed circuit diagram of the current loop host interface circuit 20 of FIG. 2 according to the present invention, and FIG. 3a is a current loop terminal 60-60 through the time switch 40 at the current loop port 10 of the host computer. 62 is a first transmission interface circuit 21 for interfacing with the time switch 40 at the time of transmitting a signal to the terminal, and FIG. 3b shows the current loop of the host computer through the time switch 40 in the current loop terminal 60-62. A first receiving interface circuit 22 for interfacing with the time switch 40 when transmitting a signal to the port 10, wherein R1-R11 is a resistor, Q1-Q3 is a transistor, D1-D5 in FIGS. 3a and 3b. Is a diode, PC1-PC2 is a photocoupler, C1 is a capacitor, and N1-N2 is an inverter.

그런데, 상기 저항(R1-R7), 트런지스터(Q1-Q2), 인버터(N1), 다이오드(D1-D2), 포토카풀러(PC1)로 구성된 부분이 제1전송 인터페이스회로(21)에 대응하고, 상기 인버터(N2), 저항(R8-R11), 다이오드(D3-D5), 트랜지스터(Q3), 포토카풀러(PC2)로 구성된 부분이 제1수신 인터페이스회로(22)에 대응된다.However, a portion composed of the resistors R1-R7, the transistors Q1-Q2, the inverter N1, the diodes D1-D2, and the photocoupler PC1 is provided to the first transmission interface circuit 21. Correspondingly, a portion composed of the inverter N2, the resistors R8-R11, the diodes D3-D5, the transistor Q3, and the photocoupler PC2 corresponds to the first receiving interface circuit 22.

제4도는 본 발명에 따른 제2도의 전류 루우프 터미날 인터페이스회로(50-52)중 한 부분의 구체회로도로, 제4a도는 전류 루우프 방식 터미날(60-62)에서 나오는 전류 루우프 신호를 TTL레벨의 신호로 변환하여 상기 타임스위치(40)의 하이웨이로 내보내는 제2전송 인터페이스회로(51a)이고, 제4b도는 전류 루우프 방식 터미날(60-62)의 전원 온/오프 상태를 체크하는 전원체크회로(53c)이며, 제4c도는 타임스위치(40)의 하이웨이상에서 나오는 TTL레벨의 신호를 20mA 전류 루우프 신호로 만들어 전류 루우프 방식 터미날(60-62)에서 신호를 받을 수 있도록 하는 제2수신 인터페이스회로(52b)이다. 상기 제4도(4a)-(4c)중 R12-R32는 저항, Q3-Q9는 트랜지스터, N3-N7는 인버터, OP1는 연산증폭기, J1, J2는 절환스위치이다. 그런데 상기 저항(R12-R23), 트랜지스터(Q3-Q5, Q9), 인버터(N3, N4), 절환스위치(J1)으로 구성된 부분은 제2전송 인터페이스회로(51a)이고, 연산증폭기(OP1), 저항(R24), 인버터(N5)로 구성된 부분은 전원 체크회로(53c)이며, 인버터(N6-N7), 절환스위치(J2), 트랜지스터(Q6-Q8), 저항(R23), 저항(R25-R31)으로 구성된 부분은 제2수신 인터페이스회로(52b)이다.4 is a detailed circuit diagram of a part of the current loop terminal interface circuit 50-52 of FIG. 2 according to the present invention, and FIG. 4a shows a TTL level signal for the current loop signal coming from the current loop terminal 60-62. Is a second transmission interface circuit 51a which is converted into the highway of the time switch 40, and FIG. 4b is a power check circuit 53c which checks the power on / off state of the current loop terminal 60-62. 4c is a second receiving interface circuit 52b that makes a TTL level signal coming from the highway of the time switch 40 into a 20 mA current loop signal and receives a signal from the current loop type terminal 60-62. . In Figs. 4A to 4C, R12-R32 is a resistor, Q3-Q9 is a transistor, N3-N7 is an inverter, OP1 is an operational amplifier, J1 and J2 are switching switches. The resistor R12-R23, the transistors Q3-Q5 and Q9, the inverters N3 and N4 and the switching switch J1 are the second transmission interface circuit 51a, the operational amplifier OP1, The portion composed of the resistor R24 and the inverter N5 is the power supply check circuit 53c, and the inverter N6-N7, the selector switch J2, the transistor Q6-Q8, the resistor R23, and the resistor R25- The part constituted by R31 is the second receiving interface circuit 52b.

따라서 본 발명의 구체적 일실시예를 제2-4도를 참조하여 상세히 설명하면, 콘트롤러(30)에 의해 타임스위치(40)의 하이웨이가 스위칭되어 데이타가 교환되며, 호스트컴퓨터의 전류 루우프 포트(10)와 교환기(100)내에 설치된 전류 루우프 호스트 인터페이스회로(20)를 통해 20mA 유무의 신호가 입력되면 상기 호스트 컴퓨터의 전류 루우프 포트(10)의 출력 20mA의 전류 루우프 신호가 제3도(3A)의 제1전송 인터페이스회로(21)의 송신 입력단(TX+, TX-)을 통해 입력되는 것과 같다.Therefore, a specific embodiment of the present invention will be described in detail with reference to FIGS. 2 to 4, the highway 30 of the time switch 40 is switched by the controller 30 to exchange data, and the current loop port 10 of the host computer 10 is exchanged. ) And the current loop signal of 20 mA output from the current loop port 10 of the host computer is output through the current loop host interface circuit 20 installed in the switch 100. It is the same as input through the transmission input terminals TX + and TX- of the first transmission interface circuit 21.

제3도에서 다이오드(D1)은 송신입력단(TX+, TX-) 사이에 역전압이 걸리지 않도록 하고. 입력신호가 포토카풀러(PC1)의 발광다이오드(LED)를 온하여 도통되면 트랜지스터(Q1)를 온시켜 20mA 전류를 흘려준다.In FIG. 3, the diode D1 prevents a reverse voltage from being applied between the transmission input terminals TX + and TX-. When the input signal is turned on when the light emitting diode LED of the photocoupler PC1 is turned on, the transistor Q1 is turned on so that 20 mA of current flows.

한편 포토카풀러(PC1)의 포토트랜지스터(PR)가 온되어 캐패시터(C1)를 통해 트랜지스터(Q2)를 온시킨다. 상기 트랜지스터(Q3)가 도통되면 상기 트랜지스터(Q2)의 콜렉터가 "로우"이므로, 인버터(N1)의 출력은 "하이"가 출력된다. 상기 저항(R1-R7)는 부하와 바이어스 및 리미터 저항이고, 다이오드(D2) 또한 역전압 방지용이다. 그러나 상기 송신 입력단(Tx+, Tx-)으로 호스트 컴퓨터의 전류 루우프 포트(10)에서 출력되는 20mA의 전류 루우프 신호가 없을때 포토카풀러(PC1)를 구동시키지 못하므로 트랜지스터(Q2)는 오프되어 인버터(N1)의 출력은 "로우"가 된다. 따라서 상기 인버터(N1)의 출력은 전원단(Vcc)과 풀업저항(R7)에 의해 TTL레밸로 변환되어 데이타수신단(RxD)을 통해 타임스위치(40)의 하이웨이상으로 출력된다. (3B)도는 타임스위치(40)의 하이웨이상으로 부터 데이타 송신단(TxD)을 통해 입력되는 TTL레벨의 신호를 호스트 컴퓨터의 전류 루우프 포트(10)에 20mA 유무 신호로 변환시켜 주는 것으로 데이타 송신단(TxD)의 TTL레벨이 "하이"일때 인버터(N2)을 구동하여 인버터(N2)의 출력이 "로우"가 된다. 이때 전원단(Vcc)의 전원이 저항(R8)을 통해 포토카풀러(PC2)의 발광 다이오드(LED)를 온하고 포토 트랜지스터(PR)를 구동하여 트랜지스터(Q3)를 턴온하면 상기 트랜지스터(Q3)을 통해 20mA 전류를 흘려 호스트 컴퓨터의 전류 루우프 포트(10)의 수신입력단(Rx+, Rx-)에서 "하이"상태로 읽어 가며, 또한 데이타 송신단(TxD)의 입력이 "로우"일대 포토 카풀러(PC2)의 발광다이오드(LED)가 오프되므로 포토트랜지스터(PR)도 오프되고 트랜지스터(Q3)도 오프되어 호스트 컴퓨터의 전류 루우프 포트(10)는 "로우"를 읽어가서 데이타가 없는 것으로 간주된다. 여기서 다이오드(D4, D5)와 저항(R9)는 포토카풀러(PC2)의 발광다이오드(LEE))와 포토트랜지스터(PR)가 턴온시 호스트컴퓨터의 전류 루우프 포트(1())의 수신입력단(Rx+, Rx-) 사이에 20mA가 흐르도록 하는 조정회로이고, 다이오드(D3)는 역전압 방지용이다.Meanwhile, the phototransistor PR of the photocoupler PC1 is turned on to turn on the transistor Q2 through the capacitor C1. When the transistor Q3 is turned on, the collector of the transistor Q2 is " low ", so that the output of the inverter N1 is " high ". The resistors R1-R7 are load, bias and limiter resistors, and the diode D2 is also for preventing reverse voltage. However, when there is no current loop signal of 20 mA output from the current loop port 10 of the host computer through the transmission input terminals Tx + and Tx-, the transistor Q2 is turned off because the photocoupler PC1 cannot be driven. The output of (N1) becomes "low". Accordingly, the output of the inverter N1 is converted into a TTL level by the power supply terminal Vcc and the pull-up resistor R7 and output to the highway of the time switch 40 through the data receiving terminal RxD. (3B) shows that the TTL level signal inputted from the highway on the time switch 40 through the data transmitter TxD is converted into a 20 mA signal to the current loop port 10 of the host computer. Inverter N2 is driven when the TTL level of the " high " is " high " At this time, when the power supply of the power supply terminal Vcc turns on the light emitting diode LED of the photocoupler PC2 through the resistor R8 and drives the photo transistor PR to turn on the transistor Q3, the transistor Q3 is turned on. A 20mA current flows through the Rx + and Rx- terminals of the host computer's current loop port 10 to read "high" and the input of the data transmitter TxD is "low". Since the light emitting diode LED of PC2 is turned off, the phototransistor PR is turned off and the transistor Q3 is turned off, so that the current loop port 10 of the host computer reads "low" and is considered to have no data. Here, the diodes D4 and D5 and the resistor R9 include the light emitting diode LEE of the photocoupler PC2 and the phototransistor PR of the receiving input terminal of the current loop port 1 () of the host computer when the photo transistor PR is turned on. It is an adjusting circuit which allows 20 mA to flow between Rx + and Rx-, and the diode D3 is for preventing reverse voltage.

상기한 바와 같이 전류 루우프 호스트 인터페이스회로(20)을 통해 호스트 컴퓨터의 전류 루우프 포트(10)와 타임스위치(40)의 하이웨이상으로 전류 루우프 신호와 TTL레벨 신호를 상호 변환하므로 데이타 송수신이 행해진다.As described above, data is transmitted and received by converting the current loop signal and the TTL level signal through the current loop host interface circuit 20 on the highway of the current loop port 10 and the time switch 40 of the host computer.

제4도는 본 발명에 따른 제2도의 전류 루우프 터미날 인터페이스회로(50-52)중 한 부분의 구체회로도로서, 제4a도는 전류 루우프 방식 터미날(60-62)에서 출력되는 전류 루우프 신호를 TTL레벨의 신호로 변환하여 타임스위치(40)의 하이웨이로 보내는 기능을 한다. 상기 전류 루우프 방식 터미날(60-62)의 내부에는 포토 카풀러가 내장되어 있음으로, 제4b도의 송신입력단(Tx+, Tx-)에 전원 소스를 전류 루우프 방식 터미날(60-62)의 수신입력단(Rx+, Rx-)으로 제공받아 전류 루우프 방식 터미날(60-62)의 내부 상태에 따른다. 즉, 전원단(Vcc1-Vcc2)의 5V(Vcc1)와 -12V(-Vcc2)의 전원이 저항(R16)을 통해 트랜지스터(Q4)을 온하고, 저항(R17)을 통해 트랜지스터(Q10)을 온하며, 이어서 저항(R14, R20)을 통해(Q5, Q6)을 온시키므로 신호의 입력인 전류 루우프 방식 터미날(60-62)의 내부 포토카풀러의 동작에 따라 송신입력단(Tx+, Tx-)의 상태가 변화될때 온되어 있는 트랜지스터(Q4-Q6, Q10)를 통해 전류를 흘린다. 즉, 제3b도의 호스트측 수신입력단(Rx+, Rx-)과 제4도의 전류 루우프 방식 터미날(60-62)의 송신입력단(Tx+, Tx-)과 연결된 경우와 같이 되므로 예를 들어, 전류 루우프 방식 터미날(60-62)의 내부에 제3b도와 같은 회로가 있다고 가정하면 포토카풀러(PC2)가 온되어 수신 입력단(Rx+, Rx-)을 통해 트랜지스터(Q4, Q5)를 통해 데이타 신호 입력에 따른 전류를 흘린다. 따라서 전원단(Vcc)의 전원이 송신 입력단(Tx+)으로 흘러 전류 루우프 방식 터미날(60-62) 내부의 포토카풀러를 통해 타송신입력단(Tx-)으로 출력되어 트랜지스터(Q10, Q6)의 출력을 전원단(-Vcc2)의 전원으로 싱크(Sink)시킨다. 이로 인하여 인버터(N3)의 출력은 TTL 레벨이 되어 인버터(N4)를 통해 절환스위치(J1)의 절환에 따라 데이타수신단(RxD)은 "하이" 또는 "로우"로 출력된다. 이와 반대로 전류 루우프 방식 터미날(60-62)의 내부 포토카풀러가 턴온되지 않아서 트랜지스터(Q4-Q6, Q9)가 오프일때 인버터(N3, N4)의 출력은 상기와 반대로 출력된다.4 is a detailed circuit diagram of one part of the current loop terminal interface circuit 50-52 of FIG. 2 according to the present invention, and FIG. 4a shows the current loop signal output from the current loop terminal 60-62 at the TTL level. It converts the signal and sends it to the highway of the time switch 40. Since a photo coupler is built into the current loop terminal 60-62, a power source is connected to the transmission input terminals Tx + and Tx- of FIG. 4b to the reception input terminal of the current loop terminal 60-62. Rx + and Rx-) are used according to the internal state of the current loop terminal 60-62. That is, 5V (Vcc1) and -12V (-Vcc2) of the power supply terminals Vcc1-Vcc2 turn on the transistor Q4 through the resistor R16 and turn on the transistor Q10 through the resistor R17. Then, by turning on the Q5 and Q6 through the resistors R14 and R20, the internal input coupler of the current loop terminal 60-62, which is the input of the signal, operates according to the operation of the internal input coupler Tx + and Tx-. When the state changes, current flows through the transistors Q4-Q6 and Q10 that are on. That is, the present embodiment is connected to the host-side receiving input terminals Rx + and Rx- of FIG. 3b and the transmitting input terminals Tx + and Tx- of the current loop-type terminals 60-62 of FIG. Assuming that there is a circuit as shown in FIG. 3b inside the terminals 60-62, the photocoupler PC2 is turned on, and according to the data signal input through the transistors Q4 and Q5 through the receiving input terminals Rx + and Rx-. Current. Therefore, the power of the power supply terminal Vcc flows to the transmission input terminal Tx + and is output to the other transmission input terminal Tx- through the photocoupler inside the current loop terminal 60-62 to output the transistors Q10 and Q6. Sink with the power of the power supply terminal (-Vcc2). As a result, the output of the inverter N3 is at the TTL level, and the data receiving terminal RxD is output as "high" or "low" in accordance with the switching of the switching switch J1 through the inverter N4. On the contrary, when the transistors Q4-Q6 and Q9 are turned off because the internal photocoupler of the current loop-type terminals 60-62 is not turned on, the outputs of the inverters N3 and N4 are output in the opposite manner to the above.

제4b도는 전류 루우프 방식 터미날(60-62)의 전원 온/오프 상태 체크회로로 전류 루우프 방식 터미날(60-62)에 연결된 데이타버스(DB25)의 콘넥터 20번 핀의 상태를 체크하는 것으로 전류 루우프 방식 터미날(60-62)이 온될때 -12V이고. 전류 루우프 방식 터미날(60-62)이 오프일때 OV로 되는 조건을 이용하여 입력단(DCDin)의 상태가 전류 루우프 방식 터미날(60-62)의 오프인 OV일 경우 연산증폭기(OP1)의 출력은 반전단의 -5V와 비교하면 연산증폭기(OP1)의 출력은 "하이"이므로 인버터(N5)에서 반전되어 TTL레벨로 검출 출력단(DCD)으로 "로우"로 입력되어 타임스위치(40)을 통해 제어장치인 콘트롤러(30)에서 이를 감지하여 처리하며, 입력단(DCDin)의 상태가 전류 루우프 방식 터미날(60-62)의 온인 -12V일 경우 연산증폭기(OP1)의 출력은 "로우"가 되어 인버터(N5)에서 반전되어 TTL레벨로 검출출력단(DCD)으로 "하이"로 출력된다.4b shows the current loop as checking the state of pin 20 of the connector of the data bus DB25 connected to the current loop terminal 60-62 with the power on / off state check circuit of the current loop terminal 60-62. -12 volts when the terminal (60-62) is on. The output of the operational amplifier OP1 is inverted when the state of the input terminal DCDin is OV which is off of the current loop type terminal 60-62 by using the condition that it becomes OV when the current loop type terminal 60-62 is off. Compared with -5V of the stage, the output of the operational amplifier OP1 is "high", so it is inverted by the inverter N5 and inputted as "low" to the detection output terminal DCD at the TTL level, and is controlled through the time switch 40. The controller 30 detects this and processes it. When the input terminal DCDin is -12V which is ON of the current loop terminal 60-62, the output of the operational amplifier OP1 becomes "low" and the inverter N5. Inverted at < RTI ID = 0.0 >) < / RTI >

따라서 전류 루우프 방식 터미날(60-62)의 전원 온/오프 상태를 알수 있게 된다.Therefore, the power on / off state of the current loop terminal 60-62 can be known.

제4c도는 타임스위치(40)의 하이웨이상에서 입력되는 TTL레벨의 신호를 20mA 전류 루우프 신호로 만들어 전류 루우프 방식 터미날(60-62)에서 신호를 받을 수 있도록 하는 것으로 타임스위치(40)의 하이웨이상에서 데이타송신단(TxD)로 "하이"가 입력되면 절환스위치(J2)가 접점(2, 3)으로 연결되어 있어서 인버터(N7)의 입력은 "하이"가 되고, 인버터(N7)의 출력은 "로우"가 되어 트랜지스터(Q7-Q9)은 오프된다.FIG. 4C shows a TTL level signal inputted on the highway of the time switch 40 as a 20 mA current loop signal to receive a signal from the current loop terminal 60-62. When "high" is input to the transmitting terminal TxD, the switching switch J2 is connected to the contacts 2 and 3 so that the input of the inverter N7 becomes "high" and the output of the inverter N7 is "low". Transistors Q7-Q9 are turned off.

이때 전류 루우프 방식 터미날(60-62)의 내부에 20mA의 전류가 흐르지 않게 된다. 상기 전류 루우프 방식 터미날(60-62)의 내부에는 제3도 (3A)와 같은 제1전송 인터페이스회로(21)가 내장되어 송신입력단(TX+, TX-)이(4C)의 수신입력단(Rx+, Rx-)과 연결되어 있는 것과 같다.At this time, 20 mA of current does not flow inside the current loop terminal 60-62. Inside the current loop terminal 60-62, a first transmission interface circuit 21 as shown in FIG. 3A (3A) is built-in so that the transmission input terminals TX +, TX- are 4C receiving receiving terminals Rx +, Is connected to Rx-).

따라서 이때 전류 루우프 방식 터미날(60-62)의 내부에서는 "하이"를 인식하게 된다.Therefore, at this time, the "high" is recognized inside the current loop terminal 60-62.

상기와 반대로 하이웨이상에 "로우"인 신호가 인버터(N6, N7)에서 변환되어 트랜지스터(Q7)의 베이스에 인가되면 트랜지스터(Q8, Q9)을 온하여 20mA 전류를 흘리도록 한다. 마찬가지로 전류 루우프 방식 터미날(60-62)의 내장회로에 의해 "로우"를 인식하게 된다. 절환스위치(J1, J2)는 호스트 컴퓨터에서 입출력되는 TTL신호가 호스트 컴퓨터의 기종에 따라 TTL신호가 반전되거나 반전되지 않은 신호일 경우가 있기 때문에 절환스위치(J1, J2)의 조정에 따라 회로를 바꾸지 않고 전류 루우프 터미날 인터페이스회로를 사용할 수 있게 하였다.On the contrary, when the signal "low" on the highway is converted by the inverters N6 and N7 and applied to the base of the transistor Q7, the transistors Q8 and Q9 are turned on to allow a 20 mA current to flow. Similarly, " low " is recognized by the built-in circuit of the current loop terminal 60-62. Since the TTL signals input and output from the host computer may be inverted or not inverted depending on the model of the host computer, the switch switches J1 and J2 do not change the circuit according to the adjustment of the switch switches J1 and J2. A current loop terminal interface circuit was made available.

제5도는 본 발명에 따른 제3, 4도를 사용한 제2도의 구체구성도로서, 우선 도면에서 생략을 하였지만 전류 루우프 방식 터미날(60-62)의 내부에 제2수신 인터페이스회로(22)와 같은 회로가 내장되어 있어서 제5도의 제2전송 인터페이스회로(51a)의 송신입력단(Tx+, Tx-)으로부터 상기 제2수신 인터페이스회로(22)의 수신 입력단(Rx+, Rx-)이 연결되어 지도록 구성되어 있다.FIG. 5 is a detailed configuration diagram of FIG. 2 using third and fourth degrees according to the present invention. First, although omitted in the drawing, the second receiving interface circuit 22 is provided inside the current loop terminal 60-62. The circuit is built in so that the receiving input terminals Rx + and Rx- of the second receiving interface circuit 22 are connected from the transmission input terminals Tx + and Tx- of the second transmission interface circuit 51a of FIG. have.

또한 전류 루우프 방식 터미날(60-62)의 내부에는 제1전송 인터페이스회로(21)와 같은 회로가 내장되어 있어서 제5도의 제2수신 인터페이스회로(52b)의 수신입력단(Rx+, Rx-)으로 부터 상기 제1전송 인터페이스회로(21)의 송신입력단(Tx+, Tx-)이 연결 구성된다. 그리고 제5도의 제1전송 인터페이스회로(21)의 송신입력단(Tx+, Tx-)으로부터 확장되는 호스트 컴퓨터의 전류루우프 포트(10)의 내부에 제4도 (4c)와 같은 제2수신 인터페이스회로(52b)가 내장되어 있어 상기 제1전송 인터페이스회로(21)의 송신입력단(Rx+, Rx-)과 상기 제2수신 인터페이스회로(52b)의 수신 입력단(Rx+, Rx-)이 접속된다. 제5도의 제2수신 인터페이스회로(22)의 수신입력단(Rx+, Rx-)으로부터 확장되는 호스트 컴퓨터의 전류 루우프 포트(10)의 내부에 제4도 (4A)와 같은 제2전송 인터페이스회로(51a)가 내장되어 있어 상기 제2수신 인터페이스회로(22)의 수신입력단(Rx+, Rx-)과 상기 제2전송 인터페이스회로(51a)의 송신입력단(Tx+, Tx-)이 연결 구성되어 지도록 되어 있다.In addition, the same circuit as the first transmission interface circuit 21 is built in the current loop terminal 60-62 from the receiving input terminals Rx + and Rx- of the second receiving interface circuit 52b of FIG. Transmission input terminals Tx + and Tx- of the first transmission interface circuit 21 are connected to each other. And a second receiving interface circuit as shown in FIG. 4C (4c) in the current loop port 10 of the host computer extending from the transmitting input terminals Tx + and Tx- of the first transmission interface circuit 21 of FIG. 52b) is built in, and the transmission input terminals Rx + and Rx- of the first transmission interface circuit 21 and the reception input terminals Rx + and Rx- of the second reception interface circuit 52b are connected. The second transmission interface circuit 51a as shown in FIG. 4A in the current loop port 10 of the host computer extending from the receiving input terminals Rx + and Rx- of the second receiving interface circuit 22 of FIG. Is built in so that the reception input terminals Rx + and Rx- of the second reception interface circuit 22 and the transmission input terminals Tx + and Tx- of the second transmission interface circuit 51a are connected to each other.

즉, 제2수신 인터페이스회로(22)는 전류 루우프 터미날의 20mA 송신 인터페이스와 같은 기능을 하며, 제2전송 인터페이스회로(51a)는 전류 루우프 터미날의 송신 인터페이스에 연결되어 동작하는 회로로 상기 제2수신 인터페이스회로(22)를 전류 루우프 터미날의 송신 인터페이스로 보고 상기 제2전송 인터페이스회로(51a)를 설명하면 다음과 같다. 상기 제2수신 인터페이스회로(22)의 수신입력단(Rx+)는 제2전송 인터페이스회로(51a)의 송신입력단(Tx+)에 연결되고, 상기 제2수신 인터페이스회로(22)의 수신입력단(Rx-)는 제2전송 인터페이스회로(51a)의 송신입력단(Tx-)에 연결되는 것이다.That is, the second receiving interface circuit 22 functions as a 20 mA transmission interface of the current loop terminal, and the second transmission interface circuit 51a is a circuit connected to and operated by the transmission interface of the current loop terminal. Referring to the interface circuit 22 as the transmission interface of the current loop terminal, the second transmission interface circuit 51a will be described as follows. The receiving input terminal Rx + of the second receiving interface circuit 22 is connected to the transmitting input terminal Tx + of the second transmitting interface circuit 51a and the receiving input terminal Rx− of the second receiving interface circuit 22. Is connected to the transmission input terminal Tx- of the second transmission interface circuit 51a.

즉, 터미날에서 TTL레벨의 데이타가 20mA 전류의 유무상태로 출력되면 이 신호를 받아서 TTL레벨의 신호로 변환하여 타임스위(40)로 보내주는 역활이 제2전송 인터페이스회로(51a)인 것이다.That is, when the TTL level data is output in the presence or absence of 20 mA current at the terminal, the second transmission interface circuit 51a receives this signal, converts it into a TTL level signal, and sends it to the time switch 40.

세부적으로 설명하면, 제2수신 인터페이스회로(22)의 데이타 송신단(TXD)으로 "하이"인 데이타가 입력되면 인버터(N2)의 출력은 "로우"로 되어 포토카풀러(PC2)가 동작되고, 제2전송 인터페이스회로(51a)의 전원단(Vcc1)의 상태가 트랜지스터(Q4)와(Q5)를 통해서 제2전송 인터페이스회로(51a)의 송신입력단(Tx+)을 통해 제2수신 인터페이스회로(22)의 수신입력단(Rx+)을 지난다. 그리고 포토카풀러(PC2)의 포토트랜지스터(PR)의 콜렉터를 지나 포토카풀러(PC2)의 포토트랜지스터(PR)의 에미터를 통해 다이오드(D4)(D5)를 지나 수신입력단(Rx-)으로 출력되어 제2전송 인터페이스회로(51a)의 송신입력단(Tx-)을 통해 트랜지스터(Q10)을 턴온시켜 저항(R19)을 지나 -Vcc2로 흘러서 제2전송 인터페이스회로(51a)의 인버터(N3)의 입력은 "로우"가 되고 인버터(N3)의 출력은 "하이"로 되어 데이타수신단(RXD)의 출력은 "하이"가 된다. 제2수신 인터페이스회로(22)의 데이타송신단(TXD)으로 "로우"인 데이타가 입력되면 인버터(N2)의 출력은 "하이"가 되어 발광 다이오드(LED)를 오프하므로 포토커플러(PC2)는 동작하지 않아서 수신입력단 (Rx+)과 (Rx-)사이에는 전류가 흐르지 않게 된다. 즉 제2전송 인터페이스회로(51a)에서 전원단(Vccl)이 저항(R22)를 거쳐 인버터(N3)에 입력된다. 상기 인버터(N3)의 출력은 "로우"가 되어 데이타 수신단(RXD)의 출력은 "로우"가 된다. 즉, TTL레벨의 신호가 20mA로 출력신호가 20mA의 전류로 출력되도록 하는 기능과 그 전류를 다시 TTL레벨의 신호로 바꾸어 데이타수신단(RXD)를 통해 하이웨이로 보내주는 기능을 갖는 것이 제4a도이다.In detail, when data "high" is input to the data transmission terminal TXD of the second receiving interface circuit 22, the output of the inverter N2 becomes "low", and the photocoupler PC2 is operated. The state of the power supply terminal Vcc1 of the second transmission interface circuit 51a is connected to the second receiving interface circuit 22 through the transmission input terminal Tx + of the second transmission interface circuit 51a through the transistors Q4 and Q5. Pass the receive input terminal (Rx +). Then, after passing through the collector of the phototransistor PR of the photocoupler PC2, through the emitter of the phototransistor PR of the photocoupler PC2, passing through the diode D4 and D5 to the receiving input terminal Rx-. The transistor Q10 is turned on through the transmission input terminal Tx- of the second transmission interface circuit 51a to flow through the resistor R19 to -Vcc2, so that the inverter N3 of the second transmission interface circuit 51a is turned on. The input becomes "low" and the output of the inverter N3 becomes "high" and the output of the data receiving end RXD becomes "high". When data "low" is input to the data transmitting end TXD of the second receiving interface circuit 22, the output of the inverter N2 becomes "high" so that the light-emitting diode LED is turned off, so that the photocoupler PC2 operates. Therefore, no current flows between the Rx + and Rx- terminals. That is, the power supply terminal Vccl is input to the inverter N3 through the resistor R22 in the second transmission interface circuit 51a. The output of the inverter N3 is " low " and the output of the data receiving end RXD is " low ". That is, FIG. 4a shows a function of outputting a TTL level signal at 20 mA and outputting a current of 20 mA, and converting the current into a TTL level signal and sending the signal to the highway through the data receiver RXD. .

제4(a)의 저항(R12-R22)는 20mA의 전류가 흐를 수 있도록 하는 조절 저항들이다.The resistors R12 to R22 of the fourth (a) are regulating resistors for allowing a current of 20 mA to flow.

제1전송 인터페이스회로(21)는 전류 루우프 터미날의 20mA 수신 인터페이스와 같은 기능을 하며, 제1수신 인터페이스회로(52b)는 전류 루우프 터미날의 수신 인터페이스로 보고 제1수신 인터페이스회로(52b)를 설명하면 다음과 같다.The first transmission interface circuit 21 functions like the 20 mA receiving interface of the current loop terminal, and the first receiving interface circuit 52b is regarded as the receiving interface of the current loop terminal, and the first receiving interface circuit 52b will be described. As follows.

제1수신 인터페이스회로(52b)의 수신입력단(Rx+)은 제1전송 인터페이스회로(21)의 송신입력단(Tx+)에 연결되고, 제1수신 인터페이스회로(52b)의 수신입력단(Rx-)은 제1전송 인터페이스회로(21)의 송신입력단(Tx-)에 연결되는 것이다.The receiving input terminal Rx + of the first receiving interface circuit 52b is connected to the transmitting input terminal Tx + of the first transmitting interface circuit 21, and the receiving input terminal Rx− of the first receiving interface circuit 52b is formed by a first input terminal Rx +. 1 is connected to the transmission input terminal Tx- of the transmission interface circuit 21.

즉 20mA의 전류를 제1전송 인터페이스회로(21)의 송신입력단(Tx+, Tx-)에 인가시켜 데이타수신단(RXD)으로 TTL레벨의 신호를 출력시킬 수 있도록 하는 기능이 제1수신 인터페이스회로(52b)의 기능인 것이다. 세부적으로 설명하면 다음과 같다.That is, a function of applying a current of 20 mA to the transmission input terminals Tx + and Tx- of the first transmission interface circuit 21 to output a TTL level signal to the data receiving terminal RXD is the first reception interface circuit 52b. ) Is a function of. The detailed description is as follows.

상기 제1수신 인터페이스회로(52b)의 데이타송신단(TXD)으로 "하이"인 데이타가 입력되면 인버터(N7)의 출력은 "로우"가, 되어 전원단(Vcc1)의 전원은 모두 저항(R23)을 거쳐 인버터(N7)의 출력으로 싱크되므로 수신입력단(Rx+, Rx-)사이에는 전류가 흐르지 않게 되고, 제1전송 인터페이스회로(21)의 송신입력단(Tx+, Tx-)사이에도 전류가 흐르지 않는다. 즉, 포토커플러(PC1)의 발광 다이오드(LED) 및 포토트랜지스터는 턴온되지 않아서 동작되지 않으므로 전원단(Vcc1)의 전원이 저항(R6)을 거쳐 인버터(N1)에 입력되어 인버터(N1)의 출력은 "로우"가 되어 데이타수신단(RXD)으로 "로우"를 출력시킨다. 제1수신 인터페이스회로(52b)의 데이타송신단(TXD)으로 "로우"인 데이타가 입력되면 인버터(N7)의 출력은 "하이"가 되어 전원단(Vcc1)의 전원이 인버터(N7)의 출력단으로 싱크되지 않고 트랜지스터(Q9, Q7, Q8)를 턴온시켜, 전류가 저항(R25)을 지나 트랜지스터(Q8)을 통해 수신입력단(Rx+)으로 출력되어 제1전송 인터페이스회로(21)의 송신입력단(Tx+)을 지나 포토커플러(PC1)을 턴온시키고, 트랜지스터(Q1)을 턴온시키며, 제1전송 인터페이스회로(21)의 송신입력단(Tx-)을 지나 제1수신 인터페이스회로(52b)의 수신입력단(Rx-)을 통해 트랜지스터(Q9)을 지나 저항(R31)을 통해 전원단(Vcc2)으로 흐르게 된다. 이렇게 20mA의 전류가 흐르게 되면 제1전송 인터페이스회로(21)의 전원단(Vcc)의 전원은 포토카풀러(PC1)와 트랜지스터(Q2)를 통하여 GND로 싱크되어 인버터(N1)의 입력은 "로우"이고 인버터(N1)의 출력은 "하이"가 되어 데이타수신단(RXD)으로는 "하이"를 출력시키게 된다. 제1수신 인터페이스회로(52b)의 저항(R23, R25, R26, R28, R29, R30, R31, R32)는 20mA의 전류가 흐를수 있도록 하는 조절 저항들이다.When data "high" is inputted to the data transmitting terminal TXD of the first receiving interface circuit 52b, the output of the inverter N7 becomes "low", and the power supply of the power supply terminal Vcc1 is all resistor R23. Since it is sinked to the output of the inverter N7 through the current, no current flows between the reception input terminals Rx + and Rx-, and no current flows between the transmission input terminals Tx + and Tx- of the first transmission interface circuit 21. . That is, since the light emitting diode LED and the phototransistor of the photocoupler PC1 are not turned on and do not operate, the power of the power supply terminal Vcc1 is input to the inverter N1 through the resistor R6 and the output of the inverter N1. Becomes "low" and outputs "low" to the data receiving end (RXD). When data "low" is input to the data transmitting end TXD of the first receiving interface circuit 52b, the output of the inverter N7 becomes "high" so that the power supply of the power supply terminal Vcc1 goes to the output terminal of the inverter N7. Transistors Q9, Q7, and Q8 are turned on without being synchronized, and a current is output through the resistor R25 to the receiving input terminal Rx + through the transistor Q8 to transmit the input terminal Tx + of the first transmission interface circuit 21. The photocoupler PC1 is turned on, the transistor Q1 is turned on, and the reception input terminal Rx of the first receiving interface circuit 52b is passed through the transmission input terminal Tx- of the first transmission interface circuit 21. Through-), it passes through the transistor Q9 and flows through the resistor R31 to the power supply terminal Vcc2. When 20 mA of current flows in this way, the power of the power supply terminal Vcc of the first transmission interface circuit 21 is sinked to GND through the photocoupler PC1 and the transistor Q2 so that the input of the inverter N1 is "low". And the output of the inverter N1 becomes "high" and outputs "high" to the data receiving end RXD. The resistors R23, R25, R26, R28, R29, R30, R31, and R32 of the first receiving interface circuit 52b are regulating resistors for allowing a current of 20 mA to flow.

제2도와 3도, 4도의 연관관계에 대해 일예를 설명하면 호스트 컴퓨터의 전류 루우프 포트(10)의 송신입력단(Tx+, Tx-)에서 출력되는 20mA의 전류 유무의 신호를 전류 루우프 호스트 인터페이스(20)에서는 수신입력단(Rx+, Rx-)로 받아서 TTL레벨의 신호로 변환시켜서 데이타수신단(RXD)으로 타임스위치(40)에 보내면 타임스위치(40)은 스위칭을 하여 원하는 터미날 인터페이스회로로 TTL레벨의 신호를 보낸다.An example of the correlation between FIG. 2, FIG. 3, and FIG. 4 illustrates a signal having a current of 20 mA output from the transmission input terminals Tx + and Tx- of the current loop port 10 of the host computer. ) Receives the received input terminals (Rx +, Rx-), converts them into TTL level signals, and sends them to the data receiver (RXD) to the time switch 40, and the time switch 40 switches to the desired terminal interface circuit. Send it.

데이타송신단(TXD2)으로 들어온 TTL신호를 전류 루우프 터미날 인터페이스(50)에서는 20mA의 전류 신호로 바꾸어 송신입력단(TX+, TX-)으로 출력시켜 전류 루우프 방식 터미날(60)의 수신입력단(Rx+, Rx-)로 보내게 된다. (60)은 20mA 전류 신호를 내부에서 변환시켜 동작하게 된다.In the current loop terminal interface 50, the TTL signal entering the data transmission terminal TXD2 is converted into a current signal of 20 mA and output to the transmission input terminals TX + and TX- so that the reception input terminals Rx + and Rx- of the current loop terminal 60 are transmitted. Will be sent). 60 operates by converting a 20 mA current signal internally.

역으로 전류 루우프 바식 터미날(60)의 송신 입력단(Tx+, Tx-)에서 출력되는 20mA 전류신호는 전류 루우프 터미날 인터페이스(50)에서 수신입력단(Rx+, Rx-)로 받아서 TTL신호로 변환시켜 데이타 송신단(TXD2)로 타임스위치(40)에 보내면 타임스위치(40)은 스위칭을 하여 원하는 전류 루우프 호스트 인터페이스(20)로 TTL신호를 보낸다. 한편 데이타송신단(TXD1)으로 입력된 신호는 전류 루우프 호스트 인터페이스(20)에서 20mA 전류 신호로 변환하여 호스트 컴퓨터의 전류 루우프 포트(10)으로 출력한다. 호스트컴퓨터의 전류 루우프 포트(10)은 20mA의 전류 신호를 내부에는 변환시켜 동작하게 된다. 따라서 제2도는 20mA의 전류 신호를 TTL신호로 바꾸어 타임스위치(40)로 스위칭하여 다시 20mA 전류 신호로 바꿀수 있는 블럭도를 나타낸 것이다.On the contrary, the 20 mA current signal output from the transmission input terminals Tx + and Tx- of the current loop terminal 60 is received at the current loop terminal interface 50 by the reception input terminals Rx + and Rx-, and converted into a TTL signal to convert the data into a data transmission terminal. When the signal is sent to the time switch 40 (TXD2), the time switch 40 switches and sends a TTL signal to the desired current loop host interface 20. On the other hand, the signal input to the data transmitting end (TXD1) is converted into a 20mA current signal in the current loop host interface 20 and output to the current loop port 10 of the host computer. The current loop port 10 of the host computer operates by converting a 20 mA current signal therein. Accordingly, FIG. 2 shows a block diagram of converting a 20 mA current signal into a TTL signal and switching the time switch 40 to a 20 mA current signal.

상술한 바와 같이 전류 루우프 호스트 인터페이스회로와 전류 루우프 터미날 인터페이스회로를 사용함으로써 호스트 컴퓨터의 전류 루우프 포트와 전류 루우프 터미날 사이의 20mA 전류 루우프 방식의 데이타 전송을 교환기내에서 스위칭되어 호스트 컴퓨터를 효율적으로 사용할 수 있는 이점이 있다.As described above, by using the current loop host interface circuit and the current loop terminal interface circuit, the 20 mA current loop type data transmission between the current loop port and the current loop terminal of the host computer can be switched in the exchange to efficiently use the host computer. There is an advantage to that.

Claims (3)

호스트 컴퓨터의 전류 루우프 포트(10)와, 각 인터페이스로부터 송수신데이타단(TxD1-TxDn, RxD1-RxDn)과 연결되어 입출력되는 디지탈 정보를 교환하도록 제어하는 타임스위치(40)와, 일정 주기로 상기 타임스의치(47)의 입출력포트에 연결된 송수신데이타단(TxDl∼TxDn, RxDl∼RxD)의 정보 입출력 상태를 체킹하여 사용하지 않는 채널을 통해 정보를 교환할 수 있도록 스위칭을 제어하는 콘트롤러(30)와, 전류 루우프 방식으로 데이타를 전송하는 단말 장치인 전류 루우프 방식 터미날(60-62)를 구비한 전류 루우프 인터페이스회로에 있어서, 상기 호스트 컴퓨터의 전류 루우프 포트(10)의 송수신입력단(Tx+, Tx-, Rx+, Rx-)과 연결되어 20mA로 송, 수신되는 전류 루우프 신호를 TTL레벨의 신호로 변환하여 상기 타임 스위치(40)의 송수신데이타단(TxD1, RxD1)과 연결되어 상기 타임스위치(40)의 하이웨이로 송수신하도록 하는 전류 루우프 호스트 인터페이스회로(20)와, 상기 전류 루우프 방식 터미날(60-62)의 송수신입력단(Tx+, Tx-, Rx+, Rx-)으로 전류 루우프 터미날의 20mA로 송, 수신되는 전류 루우프 신호를 TTL레벨의 신호로 변환하여 상기 타임스위치(40)의 송수신데이타단(RxDZ∼RxDn, TxDZ-TxDn)을 통해 상기 타임스위치(40)의 하이웨이로 송수신하도록 하며 상기 전류 루우프 방식의 터미날(60-62)의 전원 온/오프 상태를 체크할 수 있는 전류 루우프 터미날 인터페이스회로(50-52)로 구성됨을 특징으로 하는 전류 루우프 인터페이회로.A time switch 40 connected to the current loop port 10 of the host computer, connected to the transmission / reception data stages (TxD1-TxDn, RxD1-RxDn) and controlled to exchange input / output digital information; A controller 30 for controlling switching so that information can be exchanged through an unused channel by checking the information input / output states of the transmit / receive data terminals (TxDl to TxDn, RxDl to RxD) connected to the input / output port of (47). In a current loop interface circuit having a current loop terminal (60-62), which is a terminal device for transmitting data in a loop method, the transmission and reception input terminals (Tx +, Tx-, Rx +,) of the current loop port (10) of the host computer. Rx-) is connected to the transmission and reception data stages (TxD1, RxD1) of the time switch 40 by converting the current loop signal transmitted and received at 20 mA to a TTL level signal. 20 mA of the current loop terminal to the current loop host interface circuit 20 for transmitting and receiving to the highway 40 and the transmit and receive input terminals Tx +, Tx-, Rx +, and Rx- of the current loop terminal 60-62. Converts the current loop signal transmitted and received into a TTL level signal to transmit and receive to the highway of the time switch 40 through the transmit / receive data stages RxD Z to RxDn and TxD Z -TxDn of the time switch 40. And a current loop terminal interface circuit (50-52) capable of checking a power on / off state of the current loop terminal (60-62). 제1항에 있어서, 전류 루우프 호스트 인터페이스회로(20)가 상기 호스트 컴퓨터의 전류 루우프 포트(10)에서 나오는 실호를 TTL레벨의 신호로 변환하여 상기 타임스위치(40)의 하이웨이로 보내주는 제1전송 인터페이스회로(21)와, 상기 타임스위치(40)외 하이웨이에서 들어오는 TTL레벨의 신호를 소정의 전류 루우프 신호로 변환하여 상기 호스트 컴퓨터의 전류 루우프 포트(10)로 보내주는 제1수신 인터페이스회로(22)로 구성됨을 특징으로 하는 전류 루우프 인터페이스회로.The first transmission of claim 1, wherein the current loop host interface circuit 20 converts a real signal from the current loop port 10 of the host computer into a TTL level signal and sends the signal to the highway of the time switch 40. The first receiving interface circuit 22 converts a signal of the TTL level coming from the highway other than the time switch 40 into a predetermined current loop signal and sends it to the current loop port 10 of the host computer. Current loop interface circuit, characterized in that consisting of. 제1항에 있어서, 전류 루우프 터미날 인터페이스(50-52)의 적어도 한 부분이 상기 전류 루우프 방식터미날(60-62)중 하나의 전류 루우프 터미날에서 나오는 신호를 TTL 레벨로 변환하여 타임스위치(40)로 보내주는 제2전송 인터궤이스회로(51a)와, 상기 타임스위치(40)의 TTL레벨의 신호를 소정의 전류 루우프 신호로 변환하여 전류 루우프 방식 터미날(60-62)중 하나의 전류 루우프 방식터미날로 보내주는 제2수신 인터페이스회로(52b)와, 상기 전류 루우프 방식 터미날(60-62)의 전원의 온/오프의 상태를 체크하여 상기 전류 루우프 방식 터미날(60-62)의 동작 여부 상태를 알 수 있도록 하는 전원체크회로(53c)로 구성됨을 특징으로 하는 전류 루우프 인터페이스회로.The time switch 40 according to claim 1, wherein at least one portion of the current loop terminal interface 50-52 converts a signal from one of the current loop terminal 60-62 to the TTL level. The current transmission loop of one of the current loop-type terminals 60-62 by converting the TTL level signal of the time switch 40 and the second transmission interlace circuit 51a to be transmitted to the predetermined current loop signal. Checking the on / off state of the power supply of the second receiving interface circuit 52b and the current loop terminal 60-62 to the terminal to determine whether the current loop terminal 60-62 is operating or not. Current loop interface circuit, characterized in that consisting of a power supply check circuit (53c) to know.
KR1019870014175A 1987-12-11 1987-12-11 Current loop interface circuit KR910000300B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870014175A KR910000300B1 (en) 1987-12-11 1987-12-11 Current loop interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870014175A KR910000300B1 (en) 1987-12-11 1987-12-11 Current loop interface circuit

Publications (2)

Publication Number Publication Date
KR890010661A KR890010661A (en) 1989-08-10
KR910000300B1 true KR910000300B1 (en) 1991-01-24

Family

ID=19266870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870014175A KR910000300B1 (en) 1987-12-11 1987-12-11 Current loop interface circuit

Country Status (1)

Country Link
KR (1) KR910000300B1 (en)

Also Published As

Publication number Publication date
KR890010661A (en) 1989-08-10

Similar Documents

Publication Publication Date Title
KR100463886B1 (en) Bidirectional signal transmission system and interface device
US5243623A (en) Switchable multi-mode transceiver interface device
CA1144243A (en) Fiber optic signal conditioning circuit
US7359640B2 (en) Optical coupling device and method for bidirectional data communication over a common signal line
EP1248203B1 (en) Universal serial bus circuit to detect connection status
US10901041B2 (en) Semiconductor device, battery monitoring system and semiconductor device activation method
US7359433B1 (en) Data transmission system
KR910000300B1 (en) Current loop interface circuit
JPH0812579B2 (en) interface
KR20020064666A (en) Driver circuit and data communication device
US4996683A (en) Optical transmission device
KR100311040B1 (en) Data bus using multiple adjustable current levels
US6971805B1 (en) Techniques for providing multiple communications pathways
CN221042829U (en) Isolation circuit and integrated circuit
US5233602A (en) Switching system for computers with 2-bit condition-representing signals
JPH06338778A (en) Bidirectional optical coupler
CN110009898B (en) Infrared receiving device and infrared receiving system
KR900007551Y1 (en) Data line automatic connection circuit
KR100285195B1 (en) Computer power supply
KR940006827B1 (en) Interface circuit
KR940008105B1 (en) Receiving line automatic converting circuit for differential line driver
KR900007677B1 (en) Arrangement for selecting variable communication systems
JPH05145390A (en) Photoelectric switch
KR100431174B1 (en) Compatible output driving circuit
JPH0918524A (en) Two-way repeating circuit

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061220

Year of fee payment: 17

EXPY Expiration of term