KR900010342Y1 - 리버스 화이트회로 - Google Patents
리버스 화이트회로 Download PDFInfo
- Publication number
- KR900010342Y1 KR900010342Y1 KR2019870012932U KR870012932U KR900010342Y1 KR 900010342 Y1 KR900010342 Y1 KR 900010342Y1 KR 2019870012932 U KR2019870012932 U KR 2019870012932U KR 870012932 U KR870012932 U KR 870012932U KR 900010342 Y1 KR900010342 Y1 KR 900010342Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- input terminal
- signal
- output
- gate and1
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims description 12
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 claims 4
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 claims 4
- 239000003990 capacitor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 208000003464 asthenopia Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
- G09G5/30—Control of display attribute
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Studio Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 본 고안 리버스 화이트회로도.
제2도는 제1도 각부의 파형도.
제3도는 본 고안 앤드게이트(AND1)의 진리표.
* 도면의 주요부분에 대한 부호의 설명
R1-R12 : 저항 TR1-TR6 : 트랜지스터
VR1, VR2 : 가변저항 AND1 : 앤드게이트
C1-C4 : 콘덴서
본 고안은 모니터회로의 풀 패턴(Full pattern)에서 캐랙터를 소거시키는 리버스 화이트회로에 관한 것으로, 특히 모노 모니터의 영상단에 적당하도록 한 리버스 화이트 회로에 관한 것이다.
종래의 모니터는 흑색바탕의 화면에 캐랙터를 나타내므로 눈의 피로를 가중시키는 문제점이 있었다.
본 고안은 이와 같은 점을 감안하여 흰색바탕의 화면에 흑색 캐랙터가 나타나도록 안출한 것으로, 이를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
제1도는 본 고안의 리버스 화이트회로도로서, 이에 도시한 바와 같이 수평동기신호입력단자(VH)와 수직동기신호입력단자(VS)를 저항(R11), (R12) 및 다이오드(D1), (D2)를 각기 통해 단안정멀티바이브레이터(1)의 입력단자인 저항(R4), 콘덴서(C2) 및 트랜지스터(TR1)의 베이스 접속점에 접속하고, 그 단안정멀티바이브레이터(1)의 출력단자인 저항(R3), (R4), 콘덴서(C2) 및 트랜지스터(TR2)의 콜렉터 접속점을 트랜지스터(TR3)의 베이스에 접속하며, 그 트랜지스터(TR3)의 콜렉터 및 저항(R5)의 접속점을 단안정멀티바이브레이터(2)의 입력단자인 저항(R9), 콘덴서(C4) 및 트랜지스터(TR4)의 베이스 접속점에 접속하고, 그 단안정멀티바이브레이터(2)의 출력단자인 저항(R8), (R9), 콘덴서(C4) 및 트랜지스터(TR5)의 콜렉터 접속점을 앤드게이트(AND1)의 일측입력단자에 접속하며, 비디오신호입력단자(VD)를 트랜지스터(TR6)의 베이스에 접속하여, 그의 콜렉터 및 저항(R10)의 접속점을 상기 앤드게이트(AND1)의 타측입력단자에 접속하고, 그 앤드게이트(AND1)의 출력단자를 영상출력부(3)의 입력단자에 접속하여 구성한다.
이와 같이 구성된 본 고안의 작용효과를 제1도의 각부 파형도인 제2도 및 상기 앤드게이트(AND1)의 진리표인 제3도를 참조하여 상세히 설명하면 다음과 같다.
전원단자(B+)에 전원이 인가되고, 수평동기신호입력단자(VH)에 제2a도에 도시한 바와 같은 수평동기 신호가 입력되면, 그 수평동기신호는 저항(R11) 및 다이오드(D1)를 통해 트랜지스터(TR1)의 베이스에 인가되어 그 트랜지스터(TR1)를 도통시키게 된다. 마찬가지로 수직동기신호입력단자(VS)에 제2a도에 도시한 바와 같은 수직동기신호가 입력되면, 그 수직동기신호는 저항(R12) 및 다이오드(D2)를 통해 트랜지스터(TR1)의 베이스에 인가되어 그 트랜지스터(TR1)를 도통시키게 된다.
이와 같이 수평동기신호 또는 수직동기신호가 입력되어 트랜지스터(TR1)가 도통됨에 따라 콘덴서(C1)에 전압이 공전되기 시작하여 트랜지스터(TR2)가 오프되므로 그의 콜렉터에 고전위가 출력되고, 이후 상기 수평동기신호 또는 수직동기신호의 입력이 끝나고 상기 콘덴서(C1)의 충전전압이 소정전압이상으로 되어 트랜지스터(TR2)가 도통되므로 그의 콜렉터에 저전위가 출력된다.
결국, 제2a도에 도시한 바와 같은 수평동기신호 또는 수직동기신호가 입력될때 단안정멀티바이브레이터(1)의 저항(R2), 가변저항(VR1) 및 콘텐서(C1)의 시정수에 따라 그 단안정멀티바이브레이트(1)의 출력단자인 트랜지스터(TR2)의 콜렉터에 제2b도에 도시한 바와 같은 고전위의 파형신호가 출력된다. 이와 같이 단안정멀티바이브레이터(1)에서 출력된 신호는 트랜지스터(TR3)에서 제2c도와 같이 저전위의 파형신호로 반전된 후 단안정멀티바이브레이터(2)의 트랜지스터(TR4)의 베이스에 인가된다. 이와 같이 트랜지스터(TR4)의 베이스에 저전위가 인가되다가 고전위가 인가될 때부터 트랜지스터(TR4)가 도통되어 콘텐서(C4)에 전압이 충전되기 시작하고, 이때부터 그 콘덴서(C3)의 충전전압이 소정전압이상으로 될때까지 트랜지스터(TR5)는 오프상태로 되어 그의 콜렉터에 고전위가 출력된다. 결국, 제2c도에 도시한 바와 같은 파형신호가 단안정멀티바이브레이터(2)에 인가됨에 따라 그 단안정멀티바이브레이터(2)의 저항(R7), 가변저항(VR2) 및 콘텐서(C1)의 시정수에 의해 그의 출력단자인 트랜지스터(TR5)의 콜렉터에 제2d도에 도시한 바와 같은 파형신호가 출력되어 앤드게이트(AND1)의 일측입력단자에 인가된다.
또한, 이때 비디오신호입력단자(VD)에 제2e도에 도시한 바와 같이 파형의 비디오 신호가 입력되면, 그 비디오 신호는 트랜지스터(TR6)에서 제2f도에 도시한 바와 같이 반전되는 앤드게이트(AND1)의 타측입력단자에 인가된다. 따라서, 단안정멀티바이브레이트(2)에 제2e도에 도시한 바와 같이 고전위 신호가 출력되는 상태에서 비디오신호입력단자(VD)에 제2e도에 도시한 바와 같이 저전위의 비디오신호가 입력되어 트랜지스터(TR6)의 콜렉터에 제2f도에 도시한 바와 같이 고전위 신호가 출력될때만 앤드게이트(AND1)에서 제3도의 진리표에서와 같이 고전위가 출력되어 영상출력부(3)에 인가되고, 그 이외에는 앤드게이트(AND1)에서 저전위신호가 출력되어 영상출력부(3)에 인가된다. 이와 같은 영상출력부(3)에 인가된 신호는 그 영상출력부(3)에서 위상반전된 후 칼라음극선관의 캐소드에 인가되어 화면을 표시하게 된다.
즉, 앤드게이트(AND1)에서 고전위가 출력되어 영상출력부(3)에 입력되는 경우에는 그 고전위가 저전위로 반전되어 백색신호를 표시하게 되고, 앤드게이트(AND1)에서 저전위가 출력되어 영상출력부(3)에 입력되는 경우에는 그 저전위가 고전위로 반전되어 캐랙터신호를 소거시키게 된다.
이상에서 상세히 설명한 바와 같이 본 고안은 흰색 바탕의 화면에 캐랙터를 흑색으로 표시하게 되므로 사용자가 눈의 피로를 느끼지 않게 되는 효과가 있게 된다.
Claims (1)
- 수평동기신호입력단자(VH) 및 수직동기신호입력단자(VS)를 단안정멀티바이브레이터(1)의 입력측에 공통접속하여, 그의 출력측을 반전용트랜지스터(TR3)를 통해 단안정멀티바이브레이터(2)의 입력측에 접속하고, 그 단안정멀티바이브레이트(2)의 출력측을 앤드게이트(AND1)의 일측입력단자에 접속함과 아울러 비디오신호입력단자(VD)를 반전용트랜지스터(TR6)를 통해 그 앤드게이트(AND1)의 타측입력단자에 접속하며, 이 앤드게이트(AND1)의 출력단자를 영상출력부(3)의 입력측에 접속하여 구성된 것을 특징으로 하는 리버스화이트회로.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870012932U KR900010342Y1 (ko) | 1987-07-31 | 1987-07-31 | 리버스 화이트회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870012932U KR900010342Y1 (ko) | 1987-07-31 | 1987-07-31 | 리버스 화이트회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890003866U KR890003866U (ko) | 1989-04-14 |
KR900010342Y1 true KR900010342Y1 (ko) | 1990-11-10 |
Family
ID=19266078
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870012932U KR900010342Y1 (ko) | 1987-07-31 | 1987-07-31 | 리버스 화이트회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900010342Y1 (ko) |
-
1987
- 1987-07-31 KR KR2019870012932U patent/KR900010342Y1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR890003866U (ko) | 1989-04-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900010342Y1 (ko) | 리버스 화이트회로 | |
KR850005212A (ko) | 3중레벨 사성펄스 디코더 | |
KR850005211A (ko) | 3중 레벨사성펄스 인코딩/디코딩 시스템 | |
JP3263415B2 (ja) | 液晶表示装置 | |
KR970022721A (ko) | 비앤씨/디-서브(bnc/d-sub) 자동선택회로 | |
KR970072961A (ko) | 주사선 변환장치 | |
KR940017798A (ko) | 다이나믹 흑 레벨 보정회로 | |
KR910006185Y1 (ko) | 21핀 잭을 이용한 tv/외부 신호 선택 회로 | |
KR880001120Y1 (ko) | 비데오 신호의 반전 회로 | |
KR0172477B1 (ko) | 영상표시기기의 전원 스위칭 노이즈 개선회로 | |
KR900004658B1 (ko) | 모니터의 자체 영상신호 처리회로 | |
EP0773675A2 (en) | Circuit for mixing of video and OSD signals | |
KR890004972Y1 (ko) | 콘트라스트 조절회로 | |
KR100206322B1 (ko) | 액정프로젝션 텔레비젼 수상기의 밝기 조정방법 및 회로 | |
KR910006095Y1 (ko) | 휘도 블랭킹 신호의 정형회로 | |
KR910004604Y1 (ko) | 테레비젼의 온스크린문자 윤곽 보정회로 | |
KR920002536B1 (ko) | Pwm을 이용한 음성다중 모우드 선택회로 | |
KR910003459Y1 (ko) | 문자 혼합회로 | |
JPS636777Y2 (ko) | ||
KR910003475Y1 (ko) | Ttl영상신호 모니터의 자체 진단회로 | |
KR900008966Y1 (ko) | 아날로그 dc클램프회로 | |
KR870000730Y1 (ko) | 직류분 재생회로 | |
KR940005992Y1 (ko) | 영상신호 합성 회로 | |
KR850002199A (ko) | 키잉펄스 발생기 | |
KR930011836B1 (ko) | 정지화상의 필드 메모리 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19930329 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |