KR900008854Y1 - Program automatic searching circuit for vtr - Google Patents

Program automatic searching circuit for vtr Download PDF

Info

Publication number
KR900008854Y1
KR900008854Y1 KR2019860021119U KR860021119U KR900008854Y1 KR 900008854 Y1 KR900008854 Y1 KR 900008854Y1 KR 2019860021119 U KR2019860021119 U KR 2019860021119U KR 860021119 U KR860021119 U KR 860021119U KR 900008854 Y1 KR900008854 Y1 KR 900008854Y1
Authority
KR
South Korea
Prior art keywords
signal
output
search
search program
program
Prior art date
Application number
KR2019860021119U
Other languages
Korean (ko)
Other versions
KR880013281U (en
Inventor
윤희명
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860021119U priority Critical patent/KR900008854Y1/en
Publication of KR880013281U publication Critical patent/KR880013281U/en
Application granted granted Critical
Publication of KR900008854Y1 publication Critical patent/KR900008854Y1/en

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02Control of operating function, e.g. switching from recording to reproducing
    • G11B15/026Control of operating function, e.g. switching from recording to reproducing by using processor, e.g. microcomputer
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30Modifications for providing a predetermined threshold before switching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

영상녹화 재생기의 프로그램 자동탐색 회로Program automatic search circuit of video recorder

제 1 도는 본 고안에 따른 블록도.1 is a block diagram according to the present invention.

제 2a,b 도는 제 1 도의 블록도의 일실시예의 구체회로도.2a, b or 1 are specific circuit diagrams of one embodiment of the block diagram of FIG.

제 3 도는 테이프 전체길이에 대한 탐색 프로그램 설정도.3 is a program setting diagram for the entire tape length.

제 4 도는 제 2 도의 부분 동작 파형도.4 is a partial operational waveform diagram of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 동작모드신호 입출력부 20 : 탐색 프로그램 설정부10: operation mode signal input and output unit 20: search program setting unit

30 : 표시부 40 : 탐색프로그램 신호 출력부30: display unit 40: search program signal output unit

50 : 분주클럭 발생부 60 : 카운팅 비교부50: frequency division generator 60: counting comparison unit

70 : 선택출력부 80 : 재생신호 카운팅 출력부70: selective output unit 80: reproduction signal counting output unit

90 : 반전가산 비교기90: inverse add comparator

본 고안은 영상녹화 재생기의 프로그램 자동탐색 회로에 관한 것으로, 특히 영상녹화 테이프의 오디오 트랙 (Audio Track)에 탐색프로그램 신호를 임의로 설정기록하여 유저(User)의 요구에 의한 프로그램을 자동으로 탐색하여 재생하는 회로에 관한 것이다.The present invention relates to a program automatic search circuit of a video recording player, and in particular, a search program signal is arbitrarily set and recorded on an audio track of a video recording tape to automatically search and play a program according to a user's request. It relates to a circuit.

통상적으로 영상녹화 재생기에는 유저가 시청하고 싶은 곳을 시청하기 위하여 플레이 상태에서 픽처 서치(Picture Search)를 할 수 있는 전,후 픽처셔처 모드가 있어 유저의 사용편리를 도모하였다. 그러나 종래의 영상녹화 재생기로 상기와 같은 전, 후 픽처서치모드의 기능을 수행하기 위해서는 픽처서치 모드키를 눌러 소망하는 프로그램 (시청하고저 하는 화면)을 탐색함으로써 유저가 픽처서치를 실행하는 기간에는 매우 불편함이 많았다.In general, a video recording player has a picture search mode in which the user can perform picture search in a play state in order to watch a place where the user wants to watch. However, in order to perform the above and after picture search mode functions using a conventional video recording player, by pressing the picture search mode key and searching for a desired program (viewing and reducing screen), the user can perform picture search in a period of time. It was very uncomfortable.

예를 들어 영상녹화 테이프에 기록되어진 녹화모드가 최장시간 모드(Super Long Play Mode)상태라면 유저는 원하는 프로그램을 찾기 위하여 상기와 같은 상태 즉, 플레이 모드에서 리와인드키, 패스트 포워드 키를 압압하여 픽처서치를 실행할때 리와인드, 패스트 포워드 키를 누른 상태를 장시간 지속하고 있어야 하는 문제가 있었다, 또 상기와 같은 방법으로 유저가 원하는 프로그램을 수동적으로 선택함으로서 원하는 프로그램의 시작점을 한번에 정확하게 찾을 수 없어 전후 픽처서치 모드키를 여러번 반복하는 경우가 많았다.For example, if the recording mode recorded on the video recording tape is in the super long play mode, the user may press the rewind key and the fast forward key in the above state to search for a desired program. There was a problem that you have to hold down the rewind and fast forward keys for a long time when you execute the program. Also, by manually selecting the desired program in the above manner, the starting point of the desired program cannot be exactly found at one time. The key was often repeated several times.

따라서 본 고안의 목적은 레코딩 혹은 재생모드시에 영상녹화 테이프의 오디오 트랙에 서로 다른 탐색 프로그램의 신호(Index Signal)를 탐색 프로그램 설정키에 의해 설정하여 기록하고, 픽처서치시에 유저가 원하는 프로그램을 자동으로 탐색하여 재생(Play Back)모드를 자동 수행하는 회로를 제공함에 있다.Therefore, an object of the present invention is to set the index signal of different search programs on the audio track of the video recording tape in the recording or playback mode by setting the search program setting keys, and to record the desired program at the time of picture search. The present invention provides a circuit for automatically searching and automatically performing a play back mode.

이하 본 고안을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제 1 도는 본 고안에 따른 블럭도로서, 픽쳐서치 신호단자(P/S) (Picture Search)를 가지고 상기 픽처서치 신호단자(P/S)로 픽처서치 신호가 입력되는 상태에서 프로그램 탐색 빅 (Program Search big : 이하 big이라 함) 신호, 프로그램 탐색 이콜(Program Search Equal;이하 Equal이라 함) 프로그램탐색 스몰(Program Search Small : 이하 Small이라 함)신호가 각각 입력시 영상녹화 재생기의 제어기에 RPS(Rewind Picture Search)동작 신호, PB(Paly Back)동작신호, FPS(Fast Forwordpicture Search)동작신호 출력하는 모드신호 입출력부(10)와, 프로그램 설정키와 프로그램키 업-다운키를 가지며, 상기 프로그램 설정키 프로그램키 업-다운키에 의해 설정되는 탐색프로그램 펄스와 탐색프로그램 데이타를 유저의 설정에 따라 출력하는 탐색프로그램 설정부(20)와, 상기 탐색프로그램 설정부(20)에서 출력되는 탐색프로그램 데이터를 엔코딩하여 프로그램 설정한계 신호를 검출함과 동시에 상기 탐색프로그램 데이터를 디코딩하여 표시하는 표시부(30)와, 탐색프로그램 펄스에 의해 인에이블되어 1/N분주된 고주파 펄스를 출력하는 분주클럭 발생부(50)와, 상기 탐색프로그램 설정부(20)에서 출력되는 탐색프로그램 데이터 입력하고, 분주클럭 발생부(50)에서 출력되는 분주클럭을 카운팅하여 탐색 프로그램 데이터와 상기 카운팅된 데이터를 비교하여 Equal 또는 big신호를 상기 모드신호 입출력부(10)에 출력하는 카운팅 비교부(60)와, 상기 탐색 프로그램 설정부(20)의 탐색 프로그램 펄스출력단자와 표시부(30)의 프로그램 설정한계 신호출력단자와 상기 카운팅 비교부(50)의 Equal신호단자에 접속되어 Equal신호가 입력시까지 상기 탐색 프로그램 펄스를 상기 분주 클럭 발생부(50)의 인에이블 신호로 제공하는 탐색 프로그램 신호출력부(40)와, 상기 탐색 프로그램 신호출력부(40)에서 출력되는 탐색 프로그램 펄스에 의해 스위칭되어 상기 탐색 프로그램 펄스를 테이프의 오디오 트랙에 기록하고, 재생모드시 이를 출력하는 선택출력부(70)와, 테이프에서 오디오 신호를 픽업하여 상기 선택출력부(70)로 출력하고, 픽처서치모드시에 기록된 탐색 프로그램 펄스 구간을 소정클럭으로 카운팅 출력하는 재생신호 카운팅 출력부(80)와, 상기 재생신호 카운팅 출력부(80)에서 출력되는 탐색 프로그램 펄스구간의 카운팅 데이터에 소정의 데이터를 가산하고 이를 반전하여 탐색 프로그램 설정부(20)에서 출력하는 탐색 프로그램 데이터와 비교하여 카운팅 데이터가 적을때 Small신호를 상기 모드신호 입출력부(10)로 출력하는 반전가산 비교부(90)로 구성된다.1 is a block diagram according to the present invention, which has a Picture Search signal terminal (P / S) and a Picture Search signal in a state where a Picture Search signal is input to the Picture Search signal terminal (P / S). Search big: hereinafter called big) signal, Program Search Equal (hereinafter referred to as Equal) Program Search Small (hereinafter referred to as Small) signal is inputted to the controller of the video recording player And a mode signal input / output unit 10 for outputting a picture search (PB) operation signal, a PB (Paly Back) signal, and a fast forward picture search (FPS) operation signal, and a program setting key and a program key up-down key. A search program setting unit 20 for outputting a search program pulse and search program data set by a program key up-down key according to a user's setting, and a tom output from the search program setting unit 20; A display unit 30 that encodes color program data to detect a program setting limit signal, and simultaneously decodes and displays the search program data, and a division clock for outputting high frequency pulses enabled by the search program pulses and 1 / N divided by the search program pulses. The generator 50 and the search program data output from the search program setting unit 20 are inputted, and the divided clock output from the frequency division clock generator 50 is counted to compare the search program data with the counted data. A counting comparison unit 60 for outputting an equal or big signal to the mode signal input / output unit 10, a search program pulse output terminal of the search program setting unit 20, and a program setting limit signal output terminal of the display unit 30; Is connected to the equalization signal terminal of the counting comparator 50 to generate the search program pulse until the equalization signal is input. A search program signal output unit 40 provided as an enable signal of the unit 50 and a search program pulse output from the search program signal output unit 40 to switch the search program pulses to an audio track of a tape. A selection output section 70 for recording and outputting it in the playback mode; and picking up an audio signal from a tape and outputting the audio signal to the selection output section 70. The search program pulse section recorded in the picture search mode is a predetermined clock. The search program setting unit 20 adds predetermined data to the counting data of the playback signal counting output unit 80 and the search program pulse section outputted from the playback signal counting output unit 80 for counting and outputting the counted data. Inverse addition ratio outputting the small signal to the mode signal input / output unit 10 when the counting data is small compared with the search program data to be output. It consists of a part 90.

제 2 도는 상기 제 1 도 블럭도인 일 실시예의 구체회로도로서, 저항(R1-R3)와 다이오드(D1-D6)와 인버터(N1)와 앤드게이트(AN1)과 트랜지스터(Q1-Q3)로 구성된 동작모드 신호 입출력부(10)와, 프로그램 설정 스위치(Program Switch:이하 PROSW라함) (21)와 업/다운스위치(UP/DOWN Switch) (22-23)와 리세트 스위치 (Reset Switch) (24)와 업/다운 카운터(25)와 캐패시터(C1-C2)와 저항(R4-R5)과 다이오드(D7)와 인버터(N2)로 구성된 탐색 프로그램 설정부(20)와, 인버터(N3-N4)와 앤드게이트(AN2)와 디코더(31)와 세그멘트 소자(SE)로 구성된 표시부(30)와, 저항(R6)과 트랜지스터(Q4-Q5)와 발진기(51)와 1/N분주기(52)와 앤드게이트(AN3)와 래치회로(53)로 구성된 분주클럭 발생부(50)와, 저항(R5)와 캐패시터(C3)와 다이오드(D8-D11)와 카운터 비교기(61)와 카운트(62)로 구성된 카운팅 비교부(60)와, 인버터(N5-N6)와 앤드게이트(AN4)로 구성된 탐색 프로그램 신호출력부(40)와, 아나로그 스위치(SW)와 저항(R7-R7')와 다이오드(D12-D15)와 인버터(N7)과 버퍼(BUF1-BUF2)와 기록헤드(RH)로 구성된 선택부출력(70)와, 저항(R8-R10)과 캐패시터 (C4-C6)와 다이오드(D16-D21)와 인버터(N8-N9)와 앤드게이트(AN5-AN6)와 슈미트 트리거게이트(SG)와 재생헤드(PH)와 발진기(81)와 토클 플립플롭(82)과 업카운터(83)와 래치회로(84)로 구성된 재생신호 카운팅 출력부(80)와, 인버터(N10-N13)와 가산기(91)와 비교기(92)로 구성된 반전가산 비교부(90)로 구성되며, 참조부호 SS는 스타트 센서의 감지신호 입력단자이며, P/S는 픽처서치 신호 입력단자이고, ES 앤드센서 신호 입력 단자이며, REC는 레코팅 신호입력 단자이고, 100, 200은 오디오 신호입, 출력 단자이다.FIG. 2 is a detailed circuit diagram of one embodiment of the block diagram of FIG. 1 and includes a resistor R1-R3, a diode D1-D6, an inverter N1, an AND gate AN1, and a transistor Q1-Q3. Operation mode signal input / output unit 10, program switch (PROSW) (21), UP / DOWN switch (22-23) and reset switch (24) ), A search program setting unit 20 composed of an up / down counter 25, a capacitor C1-C2, a resistor R4-R5, a diode D7, and an inverter N2, and an inverter N3-N4. And a display unit 30 composed of an AND gate AN2, a decoder 31, and a segment element SE, a resistor R6, a transistor Q4-Q5, an oscillator 51, and a 1 / N divider 52. And a divider clock generator 50 comprising an AND gate (AN3) and a latch circuit (53), a resistor (R5), a capacitor (C3), a diode (D8-D11), a counter comparator (61), and a count (62). Counting comparison unit 60, inverters (N5-N6) and Anne A search program signal output unit 40 comprising a gate AN4, an analog switch SW, a resistor R7-R7 ', a diode D12-D15, an inverter N7, a buffer BUF1-BUF2, Selectable output 70 composed of write head RH, resistors R8-R10, capacitors C4-C6, diodes D16-D21, inverters N8-N9, and gates AN5-AN6. And a regeneration signal counting output unit 80 composed of a Schmitt trigger gate SG, a regeneration head PH, an oscillator 81, a toggle flip-flop 82, an up counter 83, and a latch circuit 84, and an inverter. (N10-N13), and an inverting addition comparator (90) consisting of an adder (91) and a comparator (92), wherein SS is a detection signal input terminal of a start sensor, and P / S is a picture search signal input terminal. And ES end sensor signal input terminals, REC is a recording signal input terminal, and 100 and 200 are audio signal input and output terminals.

상기 구성중 모드신호 입출력부(10)의 트랜지스터(Q1) (Q2) (Q3)의 각 콜렉터와 에미터는 영상녹화 재생기의 제어기, 예를 들면 마이컴의 FPS(Fast Forward Picture Search), PB(Paly Back), RPS(Rewind Picture Search)키 입력포트에 접속된다.The collectors and emitters of the transistors Q1, Q2, and Q3 of the mode signal input / output unit 10 in the above configuration are the controllers of the video recording and reproducing apparatuses, for example, FPS (Fast Forward Picture Search) and PB (Paly Back) of MICOM. ), RPS (Rewind Picture Search) key is connected to the input port.

제 3 도는 테이프 전체길이에 대한 탐색 프로그램 설정도로서, 테이프 전체길이를 Tℓ이라 하였을때 테이프의 전체길이 Tℓ를 n개의 프로그램(예 : 120분짜리 테이프에 n개의 프로그램을 녹화)하였을 때의 예를 나타낸 것으로, 본 고안의 예에서는 프로그램 설정한계를 8로 한 예이다. 즉, 120분짜리의 테이프의 길이를 Tℓ이라 하였을때 프로그램 설정한계를 8로하여 예로한 것이다. (프로그램 설정한계는 테이프의 종류와 기록모드 SLP, LP, SP에 따라 변경가능함).3 is a diagram for setting the search program for the entire length of the tape. When the total length of the tape is Tℓ, the total length Tℓ of the tape is n programs (for example, n programs are recorded on a 120 minute tape). As shown, in the example of the present invention, the program setting limit is set to eight. In other words, when the length of the 120-minute tape is Tℓ, the program setting limit is set to eight. (Program setting limits can be changed depending on the type of tape and recording mode SLP, LP, SP).

본 고안에서 프로그램설정 한계를 8로 한것은 하나의 프로그램(영화 또는 강의 프로그램)의 최소한의 시간을 15분이라 가정하였을 경우 가정하여 설정한 것이다.In this design, the program setting limit of 8 is set assuming that the minimum time of one program (movie or lecture program) is 15 minutes.

제 4 도는 제 2 도의 부분동작 파형도로서, a는 PROSW(21)은 온/오프에 의한 탐색 프로그램 펄스, b는 제 2 도의 1/N분주기(52)의 출력펄스, c는 제 2 도 선택출력부(70)의 오디오 출력단자(200)의 파형도, d는 제 2 도 선택출력부(60)이 스위칭 제어단자(CTL)의 파형도이다.4 is a partial operation waveform diagram of FIG. 2, where a is PROSW 21, a search program pulse is turned on / off, b is an output pulse of the 1 / N divider 52 of FIG. 2, and c is FIG. The waveform diagram of the audio output terminal 200 of the selection output unit 70, d is the waveform diagram of the switching control terminal (CTL) in FIG.

이하 본 고안에 따른 제 1 도의 블럭도의 동작의 예를 일실시예의 구체회로도인 제 2 도와, 제 3 도 및 제 4 도를 참조하여 설명하기에 앞서 영상녹화 재생기의 제어기(마이컴)에 재생키 신호가 입력되어 재생동작하는 상태라 가정하에 설명한다.Hereinafter, an example of the operation of the block diagram of FIG. 1 according to the present invention will be described with reference to FIGS. 2, 3, and 4, which are specific circuit diagrams. Assuming that a signal is input and a regeneration operation is performed.

지금 상기의 재생동작에 의해 테이프의 재생이 테이프의 전체 길이 Tℓ임의의 지점에 도달하였을때 즉, 예를 들어 제 3 도와 같이 테이프 전체길이 Tℓ에서 (1)지점에 도달하였을때 PROSW(21)를 제 4a 도의 (가)와 같이 소정기간 동안 한번 누르면, 상기 PROSW(21)의 "온"에 의한 탐색 프로그램 펄스의 "하이" 신호는 다이오드 (D7)를 통해 업/다운 카운터(25)의 업 클럭으로 입력되는 동시에 앤드게이트(AN4)와 인버터 (N2)로 입력된다.Now, when the playback of the tape reaches a point of the total length Tl of the tape by the above playback operation, i.e., when the point (1) is reached at the total length Tl of the tape as shown in the third degree, the PROSW (21) is When pressed once for a predetermined period as shown in FIG. 4A, the "high" signal of the search program pulse caused by "on" of the PROSW 21 is clocked up by the up / down counter 25 through the diode D7. And input to the AND gate AN4 and the inverter N2.

상기 PROSW(21)의 누름에 의한 신호를 업클랙단자(up)로 입력하는 업/다운카운터(25)는 캐패시터(C1)과 저항(R4)에 의해 통전리세트된 "0" (Q3-Q0)의 출력상태에서 상기 입력클럭을 업카운팅하여 탐색 프로그램 데이터 000l (2진수=10진수로 "1")을 비교기(61) (92)와 디코더(31)와 인버터 (N3) (N4) 및 앤드게이트(AN2)로 구성된 엔코더에 입력시킨다.The up / down counter 25 for inputting the signal by pressing the PROSW 21 to the up clock terminal up is " 0 " (Q3-Q0) energized by the capacitor C1 and the resistor R4. The input clock is counted up in the output state of the control unit and the search program data 000l (binary = " 1 ") is compared with the comparators 61, 92, the decoder 31, the inverter N3, N4 and the end. The encoder is input to an encoder configured by the gate AN2.

이때 앤드게이트(AN2)는 "로우"를 세그멘트(SE)로 출력하여 인에이블 시키는 동시에 인버터(N5)로 출력하며, 디코더(31)는 업카운팅 데이터인 탐색 프로그램 데이터 "1"를 디코딩하여 시그멘트(SE)를 십진수 "1"로 디스플레이시킨다.At this time, the AND gate AN2 outputs "low" to the segment SE to enable and outputs the same to the inverter N5, and the decoder 31 decodes the search program data "1", which is up-counting data, to the segment. Display (SE) as decimal "1".

한편 업/다운 카운터(25)의 출력을 입력한 비교기(61)는 업/다운 카운터(25)에서 출력된 탐색 프로그램 데이터 "1"와 초기 캐패시터(C3)와 저항(R5)에 의해 통전리세트되어 "0"을 출력하는 업카운터(62)의 출력을 비교하여 다름으로 비교일치 신호 출력단자(=)는 "로우"의 Equal신호를 인버터(N6)로 출력한다.On the other hand, the comparator 61 which inputs the output of the up / down counter 25 resets the energization by the search program data "1" output from the up / down counter 25, the initial capacitor C3, and the resistor R5. By comparing the outputs of the up counter 62 outputting "0", the matching signal output terminal (=) outputs the "low" Equal signal to the inverter N6.

따라서 앤드게이트(AN4)는 PROSW(21)의 "온"에 의한 "하이"의 탐색 프로그램 펄스를 앤드게이트(AN3)와 다이오드(D13-D14)로 출력한다Accordingly, the AND gate AN4 outputs a search program pulse of "high" due to "on" of the PROSW 21 to the AND gate AN3 and the diodes D13-D14.

상기 앤드게이트(AN4)에서 출력하는 "하이"의 탐색 프로그램 펄스를 입력한 다이오드(D13)는 저항(R7)을 통해 레코딩단자(REC)를 "하이"의 신호로 하며, 다이오드(D14)는 아나로그 스위치 (SW)를 레코딩단자(REC)로 스위칭한다.The diode D13 inputting the search program pulse of "high" output from the AND gate AN4 makes the recording terminal REC a signal of "high" through the resistor R7, and the diode D14 is not. Switch the log switch (SW) to the recording terminal (REC).

이때 버퍼(BUF1)와 이에 접속된 버퍼(BUF2)는 저항(R7)을 통해 입력되는 "하이" 상태의 탐색 프로그램 펄스를 버퍼링하여 기록헤드(RH)에 인가하여 상기 탐색 프로그램 펄스가 비디오 테이프의 오디오 트랙에 기록되게 한다.At this time, the buffer BUF1 and the buffer BUF2 connected thereto buffer the search program pulse of the "high" state input through the resistor R7 and apply it to the recording head RH so that the search program pulse is the audio of the video tape. Let it be written to the track.

한편 상기와 같이 탐색 프로그램 데이터 펄스가 비디오 테이프의 오디오 트랙에 기록되어지는 상태에서, 발진기(51)는 음대역의 최대주파수25(KHz)보다 높은 고주파 주파수(9×25KHZ×N)를 연속적으로 발진하여 1/N 분주기(52)로 출력하며, 1/N분주기(52)는 입력되는 고주파 발진을 제 4b 도와 같은 펄스로 1/N분주하여된 펄스(9×25KHz)를 앤드게이트(AN3)의 일측입력단자로 출력한다.On the other hand, in the state where the search program data pulse is recorded on the audio track of the video tape as described above, the oscillator 51 continuously oscillates the high frequency frequency (9 x 25 KHZ x N) higher than the maximum frequency 25 (KHz) of the sound band. And 1 / N divider 52, and 1 / N divider 52 divides the high frequency oscillation inputted by 1 / N into the same pulse as the 4b degree (9x25KHz) and gate (AN3). Output to one input terminal of).

따라서 앤드게이트(AN3)는 1/N분주기(52)에서 출력하는 1/N 분주클럭(9×25KHZ)를 앤드게이트(AN4)가 하이 상태의 탐색 프로그램 펄스를 출력하는 동안 래치회로(D-F/F)(53)의 클럭으로 입력시키며, 이로 인해 래치회로(53)는 트랜지스터(Q5)를 통해 1/N 분주되어 입력되는 클럭을 업 카운터(62)의 클럭펄스로 출력한다.Therefore, the AND gate AN3 receives the 1 / N division clock 9 × 25KHZ output from the 1 / N divider 52 and the latch circuit DF / while the AND gate AN4 outputs the search program pulse in the high state. F) is inputted to the clock of 53, which causes the latch circuit 53 to output a clock divided by 1 / N through the transistor Q5 as the clock pulse of the up counter 62.

따라서 업카운터(62)는 트랜지스터(Q5)를 통해 입력되는 클럭펄스를 카운팅하여 데이터 "1"를 다이오드(D8-D11)을 통해 비교기(61)가 가산기(91)로 출력한다.Accordingly, the up counter 62 counts the clock pulse input through the transistor Q5 and outputs the data "1" to the adder 91 through the diodes D8-D11.

이때 비교기(61)는 업/다운 카운터(25)에서 카운팅 출력한 탐색 프로그램 데이터 "1"와 업 카운터(62)에서 출력한 데이터 "1"를 입력비교하여 같음으로 하이상태의 Equal신호를 비교일치 신호 출력단자(=)로 출력하여 앤드게이트(AN1)와 인버터(N6)로 출력한다.In this case, the comparator 61 compares the equality high signal with the search program data " 1 " output from the up / down counter 25 and the data " 1 " The signal is output to the signal output terminal (=) and output to the AND gate AN1 and the inverter N6.

또한 상기 비교기(61)로부터 출력되는 "하이"상태의 Equal신호로 입력한 인버터(N6)는 이를 반전하여 "로우" 신호를 앤드게이트(AN4)를 출력하며 이로 인해 앤드게이트(AN4)는 "하이"로 출력되는 탐색 프로그램 펄스를 반전하여 "로우"의 신호를 앤드게이트(AN3)와 다이오드(D13, D14)로 출력한다.In addition, the inverter N6 inputted as the "high" state Equal signal output from the comparator 61 inverts this and outputs the "low" signal to the AND gate AN4, which causes the AND gate AN4 to "high". The search program pulse outputted by " inverted " is outputted to the AND gate AN3 and the diodes D13 and D14.

따라서 상기 앤드게이트(AN4)로부터 출력되는 "하이"상태의 탐색 프로그램 펄스는 PROSW(21)의 누름을 카운팅하는 업/다운 카운터(25)의 탐색 프로그램 데이터와 상기 앤드게이트(AN4)의 출력 "하이"에 의해 앤드게이트(AN3)와 래치회로(58)를 통한 클럭을 카운트하는 업카운터(62)의 출력이 같을 동안 지속된 후 "로우"로 된다.Therefore, the search program pulse of the "high" state output from the AND gate AN4 is the search program data of the up / down counter 25 counting the pressing of the PROSW 21 and the output "high" of the AND gate AN4. By " low " after the output of the up counter 62 which counts the clock through the AND gate AN3 and the latch circuit 58 is the same.

이때 상기 앤드게이트(AN4)의 출력 "로우"를 입력하는 앤드게이트(AN3)은 타측으로 입력되는 1/N분주기(52)의 출력을 차단하여 업카운터(62)의 클럭입력을 차단한다.At this time, the AND gate AN3 inputting the output “low” of the AND gate AN4 blocks the output of the 1 / N divider 52 input to the other side to block the clock input of the up counter 62.

또 한편 앤드게이트(AN4)의 출력되는 "로우"의 신호를 입력한 다이오드(D13) (D14)는 오픈(차단) (Open : Off)되어 짐으로서 아나로그 스위치(SW)가 기록단자(REC)에서 재생단자(PB)로 스위칭되어 탐색 프로그램 펄스의 기록을 차단한다. 따라서 비디오 테이프는 제 4c 도의 (1)와 같이 앤드게이트(AN4)에서 출력된 탐색프로그램 데이터 펄스가 기록되어짐을 알 수 있다. 즉 1/N 분주기(52)에서 출력한 1/N 분주클럭의 1주기 동안만 탐색 프로그램 펄스를 기록한다.On the other hand, the diodes D13 and D14, which input the " low " signal outputted from the AND gate AN4, are opened (blocked), so that the analog switch SW is turned on the recording terminal REC. Is switched to the regeneration terminal PB at which the recording of the search program pulse is interrupted. Accordingly, it can be seen that the video tape outputs the search program data pulses output from the AND gate AN4 as shown in FIG. 4C (1). That is, the search program pulse is recorded only for one period of the 1 / N frequency division clock output from the 1 / N frequency division body 52.

상기와 같이 PROSW(21)의 누름에 의해 1/N분주된 클럭펄스의 1주기 해당하는 탐색 프로그램 펄스를 기록 후 "온"하였던 PROSW(21)을 "오프" 하면, 인버터(N2)가 이를 반전하여 "하이"의 신호를 캐피시터(C2)와 저항(R5)로 구성된 미분회로에 의해 소정지연하여 업카운터(62)의 리세트단자(R)와 트랜지스터(Q4)의 베이스 및 래치회로(53)의 리세트단자(R)에 입력시킨다. 이때 업카운터(62)는 리세트되어 "0"를 출력한다. 그리고 트랜지스터(Q4)가 "온"되어 짐으로서 래치회로(53)의 세트단자(S)가 "로우"로 되고, 상기 래치회로(53)의 리세트단자(R)가 "하이"가 됨으로서 상기 래치회로(53)도 리세트되어진다.As described above, when the PROSW 21 "turned on" after recording the search program pulse corresponding to one cycle of the clock pulse divided by 1 / N by pressing the PROSW 21 "turns off", the inverter N2 inverts it. The signal of " high " is delayed by a differential circuit composed of the capacitor C2 and the resistor R5, so that the reset terminal R of the up counter 62 and the base and latch circuit 53 of the transistor Q4 are delayed. Input to the reset terminal (R). At this time, the up counter 62 is reset and outputs "0". When the transistor Q4 is turned "on", the set terminal S of the latch circuit 53 becomes "low", and the reset terminal R of the latch circuit 53 becomes "high". The latch circuit 53 is also reset.

한편 소정의 시간이 지나 두번째 프로그램이 끝난후 제 3 도의 (2)지점에서 제4a 도의 (나)와 같이 PROSW(21)를 소정시간 누르면 즉 PROSW(21)을 두번째 누르면 이는 전술한 바와 같이 다이오드(D7)을 통해 업다운 카운터(25)의 업단자로 입력되는 동시에 앤드게이트(AN4)로 입력되고, 인버터(N2)로 입력된다.On the other hand, after a predetermined time has elapsed, when the second program is finished, the PROSW 21 is pressed for a predetermined time as shown in FIG. 4A (B) at the point (2) of FIG. 3, that is, the second time the PROSW 21 is pressed. It is input to the up terminal of the up-down counter 25 through D7), and is input to the AND gate AN4, and to the inverter N2.

따라서 업/다운 카운터(25)는 "1"을 출력하는 상태에서 입력되는 펄스를 카운팅하여 출력단자(Q3-Q0)로 "10"를 앤드게이트(AN2)와 인버터(N3-N4)와 디코더(31)와 비교기(61) 및 비교기(92)의 입력단자(A-D)로 각각 출력한다.Accordingly, the up / down counter 25 counts the input pulse in the state of outputting "1" and outputs "10" to the output terminals Q3-Q0 to the AND gate AN2, the inverter N3-N4, and the decoder ( 31) and output to the input terminals AD of the comparator 61 and the comparator 92, respectively.

이때 인버터(N3-N4)가 업/다운카운터(25)의 출력단자(Q1)(Q2)의 출력 "0"과 "1"을 반전함으로 앤드게이트(AN2)는 전술한 바와 같이 "로우"의 신호를 출력하여 세그멘트(SE)를 인에이블 시키는 동시에 이를 인버터(N5)로 출력한다. 디코더(31)은 상기 업/다운카운터(25)의 출력단자(Q3-Q0)로부터 출력되는 디코딩하여 두번째 프로그램 데이터를 디스플레이한다. 즉 십진수 "2"를 세그먼트(SE)에 표시한다.At this time, the inverters N3-N4 invert the outputs "0" and "1" of the output terminals Q1 and Q2 of the up / down counter 25 so that the AND gate AN2 is "low" as described above. A signal is output to enable the segment SE and simultaneously output the signal to the inverter N5. The decoder 31 decodes the output from the output terminals Q3-Q0 of the up / down counter 25 and displays second program data. That is, the decimal number "2" is displayed in the segment SE.

상기 업/다운 카운터(25)에서 출력한 탐색 프로그램 데이타(0010)를 입력한 비교기(61)는 캐패시터(C2)와 저항(R5)에 의해 리세트되어 "0"를 출력하는 카운터(62)의 출력과 비교하여 다름으로 비교일치 신호 출력단자(=)로 "로우"의 Equal 신호를 출력한다. 이때 상기 "로우"의 Equal 신호를 인버터(N6)가 하이로 반전시킴으로 앤드게이트(AN4)는 PROSW(21)의 "온"에 의한 "하이"의 탐색 프로그램 펄스를 앤드게이트(An3) 일측단자 및 다이오드(D13-D14)의 애노우드로 출력하여 전술한 바와 같이 탐색 프로그램 데이타를 기록헤드(RH)를 통해 기록한다.The comparator 61 which inputs the search program data 0010 outputted from the up / down counter 25 is reset by the capacitor C2 and the resistor R5 and outputs "0". Different from the output, the equal signal "low" is output to the match signal output terminal (=). At this time, the inverter N6 inverts the equal signal of the "low" high, and the AND gate AN4 receives the search program pulse of "high" by "on" of the PROSW 21 and the one terminal of the AND gate An3. The output of the diodes D13-D14 is output to the anode to record the search program data through the recording head RH as described above.

상기 앤드게이트(AN4)에서 출력되는 "하이"의 탐색 프로그램 펄스를 입력한 앤드게이트(AN3)는 발진기(51)에서 발진되어 1/N 분주기(52)에서는 트랜지스터(Q5)를 통해 업카운터(62)로 출력한다.The AND gate AN3, which inputs the search program pulse of “high” output from the AND gate AN4, is oscillated by the oscillator 51, and the 1 / N divider 52 receives the up counter (V) through the transistor Q5. 62).

따라서 업카운터(62)는 1/N분주되어 입력되는 분주클럭을 카운팅하여된 카운팅 데이터를 비교기(61)로 출력하며, 업카운터(62)의 출력단자(D3-D0)가 "10"이 될때 상기 카운팅비교기(61)는 비교일치 신호 출력단자(=)로 하이상태의 Equal 신호를 인버터(N6)로 출력한다. 따라서 앤드게이트(AN4)는 출력하였던 "하이" 상태의 탐색 프로그램 데이터 펄스를 신호를 중단하고 "로우" 신호를 출력한다.Therefore, the up counter 62 outputs the counting data obtained by counting the divided clock inputted by 1 / N to the comparator 61, and when the output terminals D3-D0 of the up counter 62 become "10". The counting comparator 61 outputs the equal signal of the high state to the inverter N6 through the comparison signal output terminal (=). Therefore, the AND gate AN4 interrupts the search program data pulse in the " high " state and outputs the " low " signal.

그러므로 비디오 테이프의 오디오 트랙에는 제 4c 도의 (2)와 같이 1/N 분주클럭 2주기에 대응하는 탐색 프로그램 펄스[처음 PROSW(21)을 눌렀을때 보다 2배] 듀레이션을 가지는 신호가 기록되어 진다. 이때 테이프에 기록되는 펄스 듀레이션은 1/N 분주된 클럭 9 x 25KHz에 의해 결정되는데 발진기(51)의 출력을 1/N하는 이유는 픽처서처 모드로 동작시 필처서치 배속 만큼 주파수가 빨라지기 때문이다. (상기에서 N은 0이 아닌 자연수로 서치배속이다.)Therefore, as shown in (2) of FIG. 4C, a signal having a duration of a search program pulse (twice than when the first PROSW 21 is pressed) corresponding to two cycles of 1 / N division clock is recorded on the audio track of the video tape. At this time, the pulse duration recorded on the tape is determined by the 1 / N divided clock 9 x 25KHz. The reason for the 1 / N output of the oscillator 51 is that the frequency is increased by the speed of the filter search when operating in the picture capture mode. . (N is a non-zero natural number search speed.)

따라서 PROSW(21)를 2회 눌렀을때 앤드게이트(AN4)로부터 출력되는 "하이"의 탐색 프로그램 데이터 펄스가 1/N분주기(52)로부터 출력되는 1/N분주 클럭의 2주기에 대응하게 되는 이유는, 상기 앤드게이트(AN4)의 출력 "하이"가 업다운 카운터(25)의 출력의 탐색 프로그램 데이터 "10"과 상기 앤드게이트(AN4)의 출력 "하이"에 의해 인에이블되어 분주클럭 발생부(50)에서 출력되는 1/N분주클럭을 업카운터(62)가 "10"으로 카운트하여 비교기(61)로 출력할때 까지 지속되기 때문이다.Therefore, when the PROSW 21 is pressed twice, the "high" search program data pulse output from the AND gate AN4 corresponds to two cycles of the 1 / N division clock output from the 1 / N divider 52. The reason is that the output " high " of the AND gate AN4 is enabled by search program data " 10 " of the output of the up-down counter 25 and the output " high " This is because the 1 / N division clock outputted at 50 is continued until the up counter 62 counts as "10" and outputs it to the comparator 61.

상기 업카운터(62)가 트랜지스터(Q5)를 통해 입력되는 클럭을 카운트하여 출력단자(D3-D0)로 카운트 데이터 "10"을 비교기 (61)로 출력하면, 비교기 (61)는 상기 입력과 업/다운 카운터(25)의 출력을 비교하여 같음으로 "하이"상태의 Equal신호를 출력한다. 이때 앤드게이트(AN4)는 "하이" 신호를 로우로 천이하여 출력함으로 PROSW(21)의 누름 횟수에 따라 탐색 프로그램 펄스의 듀레이션(Duration)이 변환된다. 그리고 업카운터(62)와 래치회로(53)는 PROSW(21)가 "오프"되어 질때 마다 인버터(N2)와 캐패시터(C2), 저항(R5)의 동작에 의해 리세트되어진다.When the up counter 62 counts the clock input through the transistor Q5 and outputs the count data "10" to the comparator 61 through the output terminals D3-D0, the comparator 61 is up with the input. Comparing the outputs of the / down counter 25, the Equal signal of "high" state is output as equal. At this time, the AND gate AN4 transitions the "high" signal to low and outputs the low signal, thereby converting the duration of the search program pulse according to the number of times the PROSW 21 is pressed. The up counter 62 and the latch circuit 53 are reset by the operation of the inverter N2, the capacitor C2, and the resistor R5 whenever the PROSW 21 is " off ".

이와 같은 방식으로 앤드게이트(AN2)에서 "하이"의 신호가 출력될 때까지 즉 "8"개의 탐색 프로그램 펄스를 비디오 테이프의 오디오 트랙에 제 4d 도와 같이 기록할 수 있다. 이때 앤드게이트(AN2)가 논리 "하이"탐색 프로그램 설정한계 신호를 출력시까지만 탐색 프로그램 펄스를 비디오 테이프에 기록되는 이유는 하기와 같다.In this manner, the " high " search program pulses can be recorded on the audio track of the video tape together with the 4d diagram until the " high " signal is output from the AND gate AN2. At this time, the search program pulse is recorded on the videotape only until the AND gate AN2 outputs the logic "high" search program setting limit signal.

PROSW(21)을 9번 누르면, 업/다운 카운터(25)로 다이오드(D7)를 통해 9번 입력되는 탐색 프로그램 펄스를 업카운트하여 출력단자(Q3-Q0)로 탐색 프로그램 데이터 "1001"를 출력한다. 이때 인버터(N3-N4)가 상기 업/다운카운터(25)의 출력단자(Q2-Q1)로 부터 출력되는 "0"을 "11"로 반전함으로서 앤드게이트(AN2)는 논리 "하이"의 신호를 인버터(N5)로 입력시킨다.When the PROSW 21 is pressed nine times, the up / down counter 25 up counts the search program pulse input nine times through the diode D7 and outputs the search program data “1001” to the output terminals Q3-Q0. do. At this time, the inverter N3-N4 inverts " 0 " output from the output terminals Q2-Q1 of the up / down counter 25 to " 11 ", so that the AND gate AN2 receives a logic " high " signal. Input to the inverter N5.

따라서 PROSW(21)을 9번 누르면, 인버터(N5)가 "로우"로 출력하며, 앤드게이트(AN4)는 또다른 입력신호에 상관없이 "로우"의 신호를 출력하여 더 이상 탐색 프로그램이 설정되지 않게 한다.Therefore, when PROSW 21 is pressed nine times, inverter N5 outputs "low" and AND gate AN4 outputs a signal of "low" regardless of another input signal, so that the search program is no longer set. Do not

한편 상기와 같이 PROSW(21)의 누름 횟수에 따라 탐색 프로그램 펄스의 듀레이션기간이 다르게 각각 기록되어진 비디오 테이프를 재생하여 시청하다가 현재의 테이프의 위치가 제 3 도 (3)과 (4) 사이의 위치에 도달하였을때 즉, 제 4c 도의 (3)의 신호가 재생되는 상태에서 유저가 4번째에 설정한 프로그램을 시청하고저 업스위치(22)을 4회 누르면, 업/다운 카운터(25)의 출력을 "100"으로 된다. 이때 상기 업/다운 카운터(25)의 출력은 인버터(N3-N4)와 앤드게이트(AN2)의 양단 입력단자로 입력되는 동시에 디코더(31)와 비교기 (61) (92)로 각각 입력된다.On the other hand, as described above, while playing and watching the video tapes having different duration periods of the search program pulses recorded according to the number of presses of the PROSW 21, the current tape position is positioned between FIGS. 3 (3) and (4). Is reached, that is, when the user watches the fourth set program and presses the low up switch 22 four times while the signal of FIG. 4C (3) is reproduced, the output of the up / down counter 25 is output. Becomes "100". At this time, the output of the up / down counter 25 is input to both input terminals of the inverters N3-N4 and AND gate AN2 and simultaneously to the decoders 31 and the comparators 61 and 92, respectively.

상기 리코더(31)는 상기 업/다운 카운터(25)의 출력인 탐색 프로그램 데이터 "100"를 디코딩하여 세그먼트(SE)를 통해 십진수 "4"를 디스플레이한다.The recorder 31 decodes the search program data "100" which is the output of the up / down counter 25 and displays the decimal number "4" through the segment SE.

상기와 같이 찾고자 하는 탐색 프로그램이 설정된 상태에서 패스트포워드 픽처서치 키가 눌러져 단자 P/S로 픽처서치 신호 "하이"가 입력되면 이는 앤드게이트(AN1)로 입력되는 동시에 인버터(N1)로 입력되고, 패스트포워드 픽처서치키 신호에 의해 시스템을 패스트 포워드 픽처서치 모드로 동작된다.When the fast forward picture search key is pressed and the picture search signal “high” is input to the terminal P / S while the search program to be searched is set as described above, it is input to the AND gate AN1 and simultaneously input to the inverter N1. The system is operated in the fast forward picture search mode by the fast forward picture search key signal.

상기 픽처서치 신호 "하이"를 입력한 인버터(N1)는 이를 반전하여 다이오드(D6-D7)를 통해 "로우"의 신호를 업카운터(83)과 토클 플립플롭(82)의 리세트 단자로 출력함으로써 토클 플립플롭(82)와 업 카운터(83)은 리세트가 해제되어 진다.The inverter N1 inputting the picture search signal "high" inverts the signal and outputs a signal of "low" through the diodes D6-D7 to the reset terminal of the up counter 83 and the toggle flip-flop 82. By this, the toggle flip-flop 82 and the up counter 83 are reset.

이때 패스트포워드 픽처서치 모드의 속도로 회전되는 테이프의 오디오 트랙에 실린 제 4c 도의 (3)과 같은 음성신호가 신호가 재생헤드(PH)에 의해 픽업되면, 상기 픽업된 신호는 아나로그 스위치(SW)의 재생신호 재생단자(PB)로 출력되어 버퍼(BRF1)와, 출력단자(200)을 통해 출력되는 동시에 슈미트 트리거 게이트(SG)로 입력된다. [*다이오드 D14가 오프(차단)상태 이어서 아나로그 스위치 SW이 제어단자 CTL에 로우가 인가되어 상기 아나로그 스위치 SW는 재생단자(PB)로 스위칭된 상태임]At this time, if the audio signal shown in Fig. 4C (3) loaded on the audio track of the tape rotated at the speed of the fast forward picture search mode is picked up by the playhead PH, the picked-up signal is the analog switch SW. The output signal is output to the reproduction signal reproduction terminal PB, and is output through the buffer BRF1 and the output terminal 200 and simultaneously input to the Schmitt trigger gate SG. [* The diode D14 is OFF (blocking) state and then the analog switch SW is applied to the control terminal CTL is at a low switching by the analog switch SW is reproduced terminal (PB) being state;

상기 재생헤드(PH)에서 제 4c 도의 (3)과 같이 재생 출력되는 오디오 신호를 입력한 슈미트 트리거 게이트(SG)는 이를 구형파로 변환하여 래치회로(84)의 클럭으로 입력시키는 동시에 캐패시터(C4)와 저항(R8)로 구성된 미분지연 회로와 다이오드(D16-D17)를 통해 업카운터(83)을 리세트 시킨다.The Schmitt trigger gate SG which inputs the audio signal reproduced and output from the playhead PH as shown in FIG. 4C (3) converts it into a square wave, inputs it to the clock of the latch circuit 84, and at the same time the capacitor C4. The up counter 83 is reset through a differential delay circuit composed of and a resistor R8 and diodes D16-D17.

발진부(81)에서 계속적으로 발진되는 고주파 클럭(9 x 25KHz x N)은 저항(R9)와 캐피시터(C5)에 의해 앤드게이트(AN5)으로 입력된다.The high frequency clock (9 x 25KHz x N) continuously oscillated by the oscillation section 81 is input to the AND gate AN5 by the resistor R9 and the capacitor C5.

따라서 앤드게이트(AN5)는 코글 플립플롭(82)의 출력단자에서 초기 리세트상태로 부터 출력되는 "하이" 신호에 의해 발진부(81)에서 출력되는 고주파 클럭(9 x 25KHz x N)을 업카운트(83)의 클럭으로 출력하게 되나, 탐색 프로그램을 넣지 않은 곳에서 재생되어 제 4c 도의 (3)과 같이 출력되는 음성신호(최대 20KHz)가 한주기 나오기 전에 업카운터(83)에서 상기 앤드게이트(AN5)를 통해 입력되는 고주파 클럭을 카운팅하여 카운팅 데이터 "1001" 또 다른 데이터를 인버터 (N8-N9)와 앤드게이트(AN6)으로 출력하게 됨으로서 앤드게이트(AN6)는 상태를 천이하여 클럭을 토클 플립플롭(82) 클럭신호로 출력한다.Therefore, the AND gate AN5 is an output terminal of the coggle flip-flop 82. Outputs the high frequency clock (9 x 25KHz x N) output from the oscillator (81) as the clock of the up count (83) by the "high" signal output from the initial reset state in the The counting data " 1001 " is counted by counting the high frequency clock inputted through the AND gate AN5 at the up counter 83 before the audio signal (up to 20 KHz) outputted as shown in (3) of FIG. As another data is output to the inverters N8-N9 and the AND gate AN6, the AND gate AN6 transitions the state and outputs the clock as the toggle flip-flop 82 clock signal.

(*토클 플립플롭 82의 출력단자는 리세트가 해제된 직후 클럭신호가 입력될 때까지 "하이" 상태를 유지)( * Toggle Flip-Flop 82 Output Terminal Remains “high” immediately after a reset is released until a clock signal is input.)

그러므로 토클 플립플롭(82)의 출력상태가 천이하여 출력단자와 (Q)에서는 각기 "로우"와 "하이"를 앤드게이트(AN5) 및 업카운터(83)의 리세트단자로 출력함으로써 상기 업카운터(83)은 리세트 되어진다.Therefore, the output state of the toggle flip-flop 82 transitions and the output terminal In (Q), the up counter 83 is reset by outputting "low" and "high" to the reset terminals of the AND gate AN5 and the up counter 83, respectively.

상기와 같이 리와인드 동작중 제 4c 도의 (4')와 같이 탐색 프로그램 데이터 펄스가 오디오 재생헤드(PH)에 검출되면 이때 앤드게이트(AN5)는 이를 미분하는 캐패시터(C4)와 저항(R8)의 미분출력에 의해 제 4c 도의 (4')의 업에지에서 업카운터(83)과 토글 플립플롭(82)은 리세트된다. 이때 앤드게이트(AN5)는 토클 플립플롭(82)의 출력단자에서 출력하는 "하이" 신호와 발진부(81)에서 출력하는 발진클럭(9 x 25KHz x N)은 논리곱하여 업카운터(83)의 클럭으로 출력함으로써 업카운터(83)는 발진클럭(9 x 25KHz x N)을 카운팅하여 래치회로(84)로 출력한다.When the search program data pulse is detected in the audio playhead PH as shown in (4 ') of FIG. 4C during the rewind operation as described above, the AND gate AN5 performs the derivative of the capacitor C4 and the resistor R8 that differentiate it. By the output, the up counter 83 and the toggle flip-flop 82 are reset at the up edge of Fig. 4C in Fig. 4C. At this time, the AND gate AN5 is an output terminal of the toggle flip-flop 82. The "high" signal outputted from the oscillation clock (9 x 25KHz x N) output from the oscillator 81 is multiplied and output as a clock of the up counter 83 so that the up counter 83 generates the oscillation clock (9 x 25KHz x). N) is counted and output to the latch circuit 84.

상기 재생헤드(PH)로 부터 재생되는 제 4c 도의 (4) 의 파형이 (4b)와 같이 다운에지(DOWN EDGE)로 될때 래치회로(84)가 업카운터(83)의 출력데이터 래치하여 비교기(61)와 가산기(92)로 출력한다.When the waveform of (4) of FIG. 4C reproduced from the reproduction head PH becomes DOWN EDGE as shown in (4b), the latch circuit 84 latches the output data of the up counter 83 to obtain a comparator ( 61) and the adder (92).

이때 상기 래치회로(84)에서 래치되어 출력되는 데이터는 "100"(Q3, …, Q0)로 된다. 상기 래치회로(84)의 출력데이터가 "100"으로 되는 이유는 업카운터(83)가 앤드게이트(AN)를 통해 입력되는 클럭을 제 4c 도의 (4') 듀레이션기간 동안 업카운터(83)에서 카운트한 데이터를 제 4c 도-(4')의 하강에지에서 래치하기 때문이다.At this time, the data latched and output by the latch circuit 84 is " 100 " (Q3, ..., Q0). The reason why the output data of the latch circuit 84 is " 100 " is that the clock inputted by the up counter 83 through the AND gate AN is input by the up counter 83 during the duration (4 ') of FIG. 4C. This is because the counted data is latched at the falling edge of Fig. 4C (4 ').

이때 래치회로(84)에서 출력되는 데이터 "100"를 입력한 비교기(61)는 업/다운 카운터(25)에서 출력한 탐색 프로그램 데이터 "100"와 비교하여 같음으로 비교일치 신호출력 단자(=)로 "하이"의 Equal 신호를 출력하여 앤드게이트(AN1)에 입력시킨다. 따라서 앤드게이트(AN1)은 단자 P/S로 입력되는 픽쳐서치신호 "하이"에 의해 "하이" 신호를 저항(R2)을 통해 트랜지스터(Q2)의 베이스에 입력시킨다.At this time, the comparator 61 inputting the data "100" output from the latch circuit 84 is the same as compared with the search program data "100" output from the up / down counter 25, so that the match signal output terminal (=) Outputs a high signal of equality and inputs it to the AND gate AN1. Therefore, the AND gate AN1 inputs the "high" signal to the base of the transistor Q2 through the resistor R2 by the picture search signal "high" input to the terminal P / S.

따라서 트랜지스터(Q2)가 "온"되어 마이컴으로 플레이 모드신호를 출력함으로써 시스템은 유저가 탐색하고저 하는 것을 찾아서 자동으로 플레이 함을 알 수 있다.Thus, the transistor Q2 is " on " and outputs a play mode signal to the microcomputer so that the system can find out what the user wants to search and play automatically.

그러므로 재생헤드(PH)는 패스트 포워드 픽처로 동작되는 테이프의 오디오 신호를 픽업하여 슈미트 트리거 게이트(SG)로 입력시키고, 슈미트트리거 게이트(SG)는 이를 파형정형하여 출력한다. 재생헤드(PH)에 제 4c 도의 (4')와 같이 프로그램 데이터가 픽업 되었을 시에 업카운터(83)는 제 4b 도와 같은 펄스를 4개 카운팅한 데이터 "100"을 래치회로(84)로 출력하며, 래치회로(84)는 제 4c 도의 (4')가 다운에지로 될 때 상기 업카운터(83)로부터 출력되는 데이터 "100"를 래치하여 다이오드(D18-D21)를 통하여 카운팅 비교기(61)에 입력시키어 재생으로 동작시키게 된다.Therefore, the playhead PH picks up an audio signal of a tape operated as a fast forward picture and inputs it to the Schmitt trigger gate SG, and the Schmitt trigger gate SG outputs the waveform by shaping it. When the program data is picked up to the playhead PH as shown in Fig. 4C (4 '), the up counter 83 outputs the data "100" counting four pulses as shown in Fig. 4B to the latch circuit 84. The latch circuit 84 latches the data " 100 " output from the up-counter 83 when 4 'in Fig. 4C becomes the down edge and counts the comparator 61 through the diodes D18-D21. It is operated by playing by inputting to.

한편 재생 플레이 도중 테이프의 현재 위치가 제 3 도 (2)와 (3)의 사이에 위치되어진 프로그램을 재생도중 유저가 프로그램하여 놓은 제 3 도 (2)와 같은 위치를 탐색하기 위하여 유저가 리세트 스위치(24)를 1번 누른후 다운키(22)를 두 번 누르면 다운 클럭을 업/다운 카운터(25)는 리세트된후 다운단자(DOWN)으로 입력되는 펄스를 카운팅하여 카운팅 데이터 "10"를 출력한다.On the other hand, the user resets to search for a position as shown in FIG. 2 (2) in which the user has programmed a program in which the current position of the tape is located between FIGS. 3 (2) and (3) during playback. Pressing the switch 24 once and then pressing the down key 22 twice causes the down clock to be reset and the counter 25 is reset and counts the pulses input to the down terminal DOWN to count the counting data "10". Outputs

따라서 세븐 시그멘트 소자(SE)에는 앤드게이트(AN2)와 디코더(31)에 의해 "10"이 디코딩되어진 십진수 "2"가 표시된다. 그리고 비교기(61)는 업/다운 카운터(25)로부터 출력되는 탐색 프로그램 설정데이터 "10"가 입력된다.Therefore, the seven segment element SE displays a decimal number "2" in which "10" is decoded by the AND gate AN2 and the decoder 31. The comparator 61 receives search program setting data " 10 " output from the up / down counter 25.

이때 단자 PS로 리와인드 픽처서치 모드신호 "하이"가 입력되면 상기 리와인드 픽처서치 모드신호의 입력은 마이컴(도시하지 않음)에 입력되며, 이때 마이컴은 시스템의 동작을 리와인드 서치모드로 동작시킨다. 그리고 상기 리와인드 픽처서치 모드신호 "하이"는 전술한 바와 같이 다이오드(D2)를 통하여 앤드게이트(AN1)으로 입력되는 동시에 인버터(N1)에 의해 반전되어 다이오드(D6)와 (D7)을 통해 업카운터(83)와 토클 플립플롭(82)의 리세트 단자를 입력한다.In this case, when the rewind picture search mode signal "high" is input to the terminal PS, the input of the rewind picture search mode signal is input to a microcomputer (not shown), and the microcomputer operates the system in the rewind search mode. The rewind picture search mode signal " high " is input to the AND gate AN1 through the diode D2 as described above, and is inverted by the inverter N1 to be up countered through the diodes D6 and D7. (83) and the reset terminal of the toggle flip-flop 82 are input.

그러므로 단자 PS로 "하이" 신호가 입력되기 전에 리세트 상태를 유지하였던 업카운터(83)와 토클 플립플롭(82)은 리세트가 해제되며, 리와인드 픽처서치 모드로 동작되어 재생헤드(PH)에서 제 4c 도와 같이 픽업되는 테이프의 오디오 신호는 슈미트 트리거 게이트(SG)로 입력되어 파형정형된다.Therefore, the up counter 83 and the toggle flip-flop 82, which had been reset before the "high" signal was input to the terminal PS, are reset, and are operated in the rewind picture search mode so that the playhead (PH) The audio signal of the tape picked up as shown in FIG. 4C is input to the Schmitt trigger gate SG and waveform-shaped.

상기 리와인드 픽처서치신호 "하이"에 의해 리세트가 해제된 업카운터(83)는 앤드게이트(AN5)에서 출력되는 발진부(81)의 발진클럭 (9 x 25KHz x N)을 카운팅 출력한다.The up counter 83 which is reset by the rewind picture search signal " high " counts and outputs the oscillation clock (9 x 25KHz x N) of the oscillator 81 output from the AND gate AN5.

상기 앤드게이트(AN5)에서 출력하는 클럭을 입력한 업카운터(83)는 제 4c 도의 (3)과 같은 오디오 시그날이 한개가 재생헤드(PH)로부터 재생되기 전에 입력클럭을 다수개 카운팅 한다. 이때 업카운터(83)가 오디오 시그널 1주기가 재생되기전 다수개 입력클럭을 다수개 카운팅하게 되는 것은 발진기(81)의 출력이 오디오 시그널 주파수의 9 x N(이때 N은 영(zero)이 아닌 자연수로써 서치의 배속이다)로 설정되어 있기 때문이다. 따라서 업카운터(83)는 제 4c 도의 (3) 오디오 시그널이 정(+측) 신호가 슈미트 트리거(SG)에서 파형정형 출력하는 기간에 앤드게이트(AN5)를 통해 입력되는 클럭을 다수개 카운팅하여 래치회로(84)와 인버터(N8-N9) 및 앤드게이트(AN6)로 출력한다.The up counter 83 which inputs the clock output from the AND gate AN5 counts a plurality of input clocks before one audio signal as shown in (3) of FIG. 4C is played back from the playhead PH. In this case, the up counter 83 counts a plurality of input clocks before one cycle of the audio signal is reproduced, so that the output of the oscillator 81 is 9 x N of the audio signal frequency (where N is not zero). This is because the natural number is set to search speed). Accordingly, the up counter 83 counts a plurality of clocks inputted through the AND gate AN5 during the period in which the audio signal of (3) audio signal of FIG. 4C is waveform-formed by the Schmitt trigger (SG). Output is performed to the latch circuit 84, inverters N8-N9, and AND gate AN6.

이때 업카운터(83)은 출력단자(Q0-Q3)의 출력이 "1001"이면 앤드게이트(AN6)의 출력상태는 "로우"에서 "하이"로 천이하며 이로 인해 토클 플립플롭(82)의 출력상태도 천이하여 출력단자로 "하이"를 출력함으로서 업카운터(83)는 리세트된다.In this case, when the output of the output terminals Q0-Q3 is "1001", the up counter 83 transitions the output state of the AND gate AN6 from "low" to "high", which causes the output of the toggle flip-flop 82. Output terminal changes status Up counter 83 is reset by outputting " high "

(이때 업카운터(83)에서 업카운팅 되는 카운팅 데이터는 슈미트 트리거 게이트 SG가 오디오 시그날 반주기를 완전히 파형 정형하여 다운에지 신호를 출력하기 이전이기 때문에 래치회로 84의 클럭이 없어 래치회로 84를 통해 래치출력되지 못함)(At this time, the counting data up counted from the up counter 83 is before the Schmitt trigger gate SG waveform shaping the half of the audio signal and outputs the down edge signal. Therefore, the latch circuit 84 does not have a clock. Couldn't)

이와 같은 방식으로 계속하여 테이프의 오디오 신호를 픽업하여 리와인드 픽처서치 모드를 수행시 제 4c 도의 (2')와 같은 듀레이션을 갖는 탐색 프로그램 펄스가 재생헤드(PH)에서 검출되어 슈미트 트리거 게이트(SG)로 입력되면, 슈미트 트리거 게이트(SG)는 이를 파형 정형한 후 캐패시터(C4)와 저항(R8)로 구성된 미분지연 회로로 출력하는 동시에 래치회로(84)의 클럭으로 출력된다.In this manner, when the audio signal of the tape is continuously picked up to perform the rewind picture search mode, a search program pulse having a duration as shown in FIG. 4C (2 ') is detected at the playhead PH, and thus the Schmitt trigger gate SG. When input to, the Schmitt trigger gate (SG) is waveform-shape and then output to the differential delay circuit consisting of the capacitor (C4) and the resistor (R8) and at the same time as the clock of the latch circuit (84).

이때 캐패시터(C4)와 저항(R8)로 구성된 미분회로는 제 4c 도의 (2')의 탐색 프로그램 펄스의 상승에지(2b) (리와인드 상태임으로 2b가 상승에지임) 부분에서 업카운터(83)와 토글 플립플롭(82)을 리세트시킨다.At this time, the differential circuit composed of the capacitor C4 and the resistor R8 is connected to the up counter 83 at the rising edge 2b of the search program pulse (2 'in the rewind state, 2b being the rising edge) of FIG. 4C. Resets the toggle flip-flop 82.

따라서 토글 플립플롭(82)은 출력단자로 논리 "하이"를 하여 앤드게이트(AN5)로 입력시키며, 이로 인해 앤드게이트(AN5)는 발진기(81)로부터 출력되는 반전클럭(9 x 25KHz x N)를 업카운터(83)의 클럭으로 입력시킨다.Therefore, the toggle flip-flop 82 has an output terminal Logic "high" to input to AND gate (AN5), which causes AND gate (AN5) to input the inverted clock (9 x 25KHz x N) output from oscillator (81) as clock of up counter (83). Let's do it.

그러므로 업카운터(83)은 제 4c 도의 (2')와 같은 탐색 프로그램 펄스의 듀레이션 동안 클럭단자로 입력되는 발진클럭(9 x 25KHz x N)을 카운트하여 출력하는데, 상기 제 4c 도의 (2')와 같은 탐색 프로그램 펄스는 기록시 제 4b 도와 같은 펄스의 2주기에 대응토록 기록한 것이다.Therefore, the up counter 83 counts and outputs the oscillation clock (9 x 25KHz x N) input to the clock terminal during the duration of the search program pulse as shown in (2 ') of FIG. 4C. The search program pulses such as 2 are recorded so as to correspond to two periods of the 4th degree and the same pulse during recording.

따라서 업카운터(83)은 제 4c 도의 (2')의 기간을 발진기(81)의 출력클럭으로 카운트하여 데이터 "10"을 출력한다.Therefore, the up counter 83 counts the period (2 ') of FIG. 4C as the output clock of the oscillator 81, and outputs data "10".

이때 슈미트 트리거 게이트(SG)로부터 출력되는 제 4c 도의 (2')와 같은 펄스를 클럭으로 입력한 래치회로(84)는 제 4c 도의 (2')와 같은 펄스가 다운에지(Down Edge)(2a)로 될 때 업카운터(83)에서 카운팅 출력한 데이터 "10"를 래치하여 다이오드(D18-D21)을 통해 비교기(61)로 출력한다.At this time, the latch circuit 84 which inputs a pulse as shown in FIG. 4C (2 ') output from the Schmitt trigger gate SG as a clock has a down edge (2a) as shown in FIG. 4C (2'). ) And latches the data " 10 " counted and output by the up counter 83 and outputs the same to the comparator 61 through the diodes D18-D21.

한편 업/다운 카운터(25)에서 출력되는 유저의 탐색 프로그램 데이터 "10"와 대치회로(84)에서 출력한 데이터 "10"를 입력한 비교기(61)는 두 입력데이터가 같음으로 "하이"의 Equal "하이" 신호를 출력단자(=)로 비교일치 신호 "하이"를 출력함으로써 앤드게이트(AN1)는 "하이"신호를 트랜지스터(Q2)의 베이스로 출력한다.On the other hand, the comparator 61 which inputs the user's search program data "10" output from the up / down counter 25 and the data "10" output from the substitution circuit 84 has a "high" value because the two input data are the same. The AND gate AN1 outputs the "high" signal to the base of the transistor Q2 by outputting the equality "high" signal to the output terminal =.

따라서 마이컴은 트랜지스터(Q2)의 "온"에 의해 플레이 모드라고 판단하여 시스템이 리와인드 픽처서치 모드를 중지시키고 플레이를 실시한다.Therefore, the microcomputer determines that the play mode is "ON" by the transistor Q2, and the system stops the rewind picture search mode and plays.

만약 테이프의 재생이 제 4c 도의 (2')와 제 4c 도의 (3) 구간 사이를 재생하는 상태에서 업스위치(22)를 이용하여 업/다운 카운터(25)의 출력인 탐색 프로그램 데이터를 "100"(십진수 4로 4번째 프로그램을 탐색하는 데이터)를 세팅하고 리와인드 스위치를 누른 경우에는 데이터의 서치모드는 제 4c 도의 (2') 구간으로 리와인드 서치된다.If the playback of the tape reproduces between the section 2 'of FIG. 4C and the section (3) of FIG. 4C, the search program data output from the up / down counter 25 using the upswitch 22 is " 100 " In the case of setting " (data for searching the fourth program in decimal 4) and pressing the rewind switch, the search mode of data is rewind searched in the section (2 ') of FIG. 4C.

상기 리와인드 서치모드의 동작상태에서 재생헤드(CPH)가 제 4c 도의 (2')와 같은 탐색프로그램 펄스를 픽업하게 되면 전술한 바와 같이 동작되는 업카운터(83)가 제 4c 도의 (2')의 듀레이션의 데이터인 "10"을 출력하며, 상기 업카운터(83)의 출력을 래치회로(84)가 래치하여 비교기(61)와 가산기(91)에 입력시킨다.When the playhead CPH picks up the search program pulse as shown in FIG. 4C (2 ') in the rewind search mode, the up counter 83 operated as described above is shown in FIG. 4C (2'). The data "10", which is the duration data, is outputted, and the latch circuit 84 latches the output of the up counter 83 and inputs it to the comparator 61 and the adder 91.

이때 가산기(91)는 데이터 입력단자(D0-D3)로 입력되는 "110"를 상기 래치회로(84)의 출력데이터 "10"에 가산하여 데이터 "1000" (십진수 "8")를 인버터 (N10-N13)를 통해 반전하여 데이터 "1"를 비교기(92)로 출력한다.At this time, the adder 91 adds " 110 " input to the data input terminals D0-D3 to the output data " 10 " of the latch circuit 84 to add data " 1000 " (decimal " 8 ") to the inverter N10. -N13) inverts and outputs the data "1" to the comparator 92.

또 한편 인버터(N10-N13)를 위해 반전되어 입력된 데이터 "1"를 입력한 비교기(92)는 전술한 업 다운 카운터(25)에서 유저가 설정한 데이터 "100"과 비교하여 카운팅 데이터가 작다는 Small 신호를 출력단자(〉)로 출력하여 다이오드(D4)와 저항 (R1)을 통해 트랜지스터(Q1)의 베이스에 입력시킨다.On the other hand, the comparator 92 which inputs the inverted input data "1" for the inverters N10-N13 has a small counting data compared with the data "100" set by the user in the up-down counter 25 described above. Outputs a small signal to the output terminal (>) and inputs it to the base of the transistor Q1 through the diode D4 and the resistor R1.

따라서 트랜지스터(Q1)는 "턴온"되며 이로 인해 마이컴(도시하지 않았음)은 패스트 포워드 픽처라고 판단하여 리와인드를 중단하고 픽처서치 모드를 수행한다. 그러므로, 현재 테이프의 재생이 제 3 도(2)와 (3) 위치 사이인 상태에서 제 3 도(4)의 프로그램을 탐색하고저 하여 탐색 프로그램 "4"를 세팅하고 리와인드하는 경우에는 패스트 포워드 픽처서치 모드로 자동 전환한다.Accordingly, transistor Q1 is " turned on ", which causes the microcomputer (not shown) to determine that it is a fast forward picture and stops rewinding and performs the picture search mode. Therefore, when the playback of the current tape is between the positions of FIGS. 3 (2) and (3), the program of FIG. 3 is searched and the search program "4" is set and rewinded. Automatically switch to search mode.

상기와 같이 패스트 포워드 픽처서치 모드를 전환된 후의 동작은 전술한 동작과 동일하게 동작되어진 후 제 4c 도의 (4') 탐색 프로그램 펄스구간이 검출되면 자동으로 재생동작으로 된다.As described above, after the fast forward picture search mode is switched, the operation is performed in the same manner as the above-described operation, and then, when the (4 ') search program pulse section of FIG. 4C is detected, the operation is automatically performed.

이와 반대로 리와인드 픽처서치를 수행하여야 하는데 사용자의 키조작의 실수로 패스트 포워드 픽처서치를 수행시킨 경우에는 패스트 포워드 픽처서치 모드로 자동 전환된다.On the contrary, rewind picture search should be performed. When fast forward picture search is performed by a user's key manipulation mistake, the mode is automatically switched to the fast forward picture search mode.

즉, 테이프의 재생이 제 4c 도의 (2')와 제4c도의 (3) 구간을 재생하는 상태에서 업스위치(22)를 이용하여 업/다운 카운터(25)의 출력인 탐색 프로그램 데이터를 "1"(십진수 1로 1번째 프로그램을 탐색하는 데이터)를 세팅하고, 리와인드 스위치를 누른 경우에는 데이터의 서치모드는 제 4c 도의 (2')구간으로 패스트 포워드 서치된다.That is, the search program data which is the output of the up / down counter 25 using the up switch 22 in the state in which the tape is playing back the section (2 ') of FIG. 4C and (3) of FIG. When "(data for searching the first program in decimal 1) is set and the rewind switch is pressed, the search mode of data is fast forward searched to the section (2 ') of FIG. 4C.

상기 패스트 포워드 서치모드의 동작상태에서 재생헤드(CPH)가 제 4c 도의 (3')와 같은 탐색프로그램 펄스로 픽업하게 되면 전술한 바와 같이 동작되는 업카운터(83)가 제 4c 도의 (3')의 듀레이션의 데이터인 "10"을 출력하며, 상기 업카운터(83)의 출력을 래치회로(84)가 래치하여 비교기(61)과 가산기(91)에 입력시킨다.In the fast forward search mode, when the playhead CPH picks up a search program pulse as shown in FIG. 4C (3 '), the up counter 83 operated as described above is shown in FIG. 4C (3'). Outputs the duration data of " 10 ", and the latch circuit 84 latches the output of the up counter 83 and inputs it to the comparator 61 and the adder 91.

한편 업/다운 카운터(25)에서 출력되는 유저의 탐색 프로그램 데이터 "1"와 리치회로(84)에서 출력한 데이터 "100"를 입력한 카운팅 비교기는 래치회로(84)의 출력이 크다는 big 신호 "하이"를 출력단자(〈)로 출력하여 트랜지스터(Q3)의 "턴온"시킨다.On the other hand, the counting comparator which inputs the user's search program data "1" output from the up / down counter 25 and data "100" output from the rich circuit 84 has a big signal indicating that the output of the latch circuit 84 is large. High "is output to the output terminal (<), and" turns on "transistor Q3.

따라서 상기 트랜지스터(Q3)의 "턴온"에 의해 마이컴은 리와인드 모드라고 판단하여 패스트 포워드 픽처서치 모드를 중지하고 리와인드 제어신호를 출력하여 테이프의 주행을 리와인드 픽처서치 모드로 동작시킨다.Therefore, by turning on the transistor Q3, the microcomputer determines the rewind mode, stops the fast forward picture search mode, and outputs the rewind control signal to operate the tape in the rewind picture search mode.

상기와 같이 리와인드 팩처서치 모드를 전환된 후의 동작은 전술한 동작과 동일하게 동작되어진 후 제 4c 도의 (1') 탐색 프로그램 펄스구간이 검출되면 자동으로 재생동작으로 된다.As described above, the operation after switching the rewind packer search mode is operated in the same manner as the above-described operation, and then, when the (1 ') search program pulse section of FIG. 4C is detected, the operation is automatically performed.

상술한 바와 같이 본 고안을 기록시에 오디오 트랙에 탐색 프로그램 데이터를 임의로 설정 기록하고 유저가 기록한 탐색 프로그램 데이터를 찾고저 할 때에는 탐색 프로그램 데이터를 업 다운키를 이용하여 세팅하여 픽처서치 모드에 들어가면 자동으로 탐색하고저 하는 곳을 찾고 플레이를 실행함으로서 사용자의 편리를 도모할 수 있는 이점이 있다.As described above, when the present invention is recorded, the search program data is randomly set and recorded on the audio track, and when the user searches for the search program data recorded by the user, the search program data is set using the up and down keys to automatically enter the picture search mode. There is an advantage that can be convenient for the user by navigating and finding a place to play and play.

Claims (1)

동작신호에 따라 시스템을 제어하는 마이컴과, 출력단이 상기 마이컴의 동작신호 입력단자에 접속되어 있고,픽처서치 신호단자(P/S)를 가지고 있으며 상기 픽처서치 신호단자(P/S)로 픽처서치 신호가 입력되는 상태에서 big 신호 Equal 신호, Small 신호가 각각 입력시 상기 마이컴으로 RPS 동작신호, PB 동작신호, FPS 동작신호를 출력하는 모드 신호 입출력부(10)를 구비한 영상녹화 재생기의 프로그램 자동탐색 회로에 있어서, 프로그램 설정키와 프로그램 업/다운키를 가지며, 상기 프로그램 설정키 프로그램 업/다운키에 의해 설정되는 탐색 프로그램 펄스와 탐색프로그램 데이터를 상기 프로그램 설정키 및 프로그램 업다운키의 입력을 카운팅하여출력하는 탐색프로그램 설정부(20)와, 상기 탐색프로그램 설정부(20)의 출력단자에 입력단자가 접속되어 입력되는 탐색프로그램 데이터를 엔코딩하여 프로그램 설정한계 신호를 검출함과 동시에 상기 탐색프로그램 데이터를 디코딩하여 표시하는 표시부(30)와, 탐색프로그램 펄스에 의해 인에이블되어 1/N분주된 고주파 펄스를출력하는 분주클럭 발생부(50)와, 상기 탐색프로그램 설정부(20)에서 출력되는 탐색프로그램 데이터 입력하고, 분주클럭 발생부(50)에서 출력되는 분주클럭을 카운팅하여 탐색 프로그램 데이터와 상기 카운팅된 데이터를 비교하여 Equal 또는 big 신호를 상기 모드신호 입출력부(10)에 출력하는 카운팅 비교부(60)와, 상기 탐색프로그램 설정부(20)의 탐색 프로그램 펄스출력단자와 표시부(30)의 프로그램 설정한계 신호출력단자와 상기카운팅 비교부(50)의 Equal 신호단자에 접속되어 Equal 신호가 입력시까지 상기 탐색 프로그램 펄스를 상기분주클럭 발생부(50)의 인에이블신호로 제공하는 탐색 프로그램 신호출력부(40)와, 상기 탐색프로그램 신호출력부(40)에서 출력되는 탐색프로그램 펄스에 의해 스위칭 되어 상기 탐색 프로그램 펄스를 테이프의 오디오트랙에 기록하고, 재생모드시 이를 출력하는 선택출력부(70)와, 테이프에서 오디오 신호를 픽업하여 상기 선택출력부(70)로 출력하고, 픽처서치모드시에 기록된 탐색 플그램 펄스구간을 소정클럭으로 카운팅 출력하는 재생신호 카운팅 출력부(80)와, 상기 재생신호 카운팅 출력부(80)에서 출력되는 탐색 프로그램 펄스구간의 카운팅 데이터에 소정의 데이터를 가산하고 이를 반전하여 탐색 프로그램 설정부(20)에서 출력하는 탐색 프로그램 데이터와 비교하여 카운팅 데이터가 적을 때 Small 신호를 상기 모드신호 입출력부(10)로 출력하는 반전가산 비교부(90)로 구성됨을 특징으로 하는 영상녹화 재생기의 프로그램 자동탐색회로.A microcomputer for controlling the system according to an operation signal, an output terminal is connected to the operation signal input terminal of the microcomputer, has a picture search signal terminal (P / S), the picture search signal terminal (P / S) Program automatic of video recording player having mode signal input / output unit 10 which outputs RPS operation signal, PB operation signal and FPS operation signal to the microcomputer when big signal equal signal and small signal are inputted while signal is input A search circuit, comprising: a program setting key and a program up / down key, and counting inputs of the program setting key and program up-down key with a search program pulse and search program data set by the program setting key program up / down key; The input terminal is connected to the search program setting unit 20 and the output terminal of the search program setting unit 20 to be outputted. A display unit 30 that encodes search program data to detect a program set limit signal, and simultaneously decodes and displays the search program data, and a frequency division clock that is enabled by the search program pulses and outputs high frequency pulses divided by 1 / N. The generator 50 and the search program data output from the search program setting unit 20 are inputted, and the divided clock output from the frequency division clock generator 50 is counted to compare the search program data with the counted data. A counting comparison unit 60 for outputting an equal or big signal to the mode signal input / output unit 10, a search program pulse output terminal of the search program setting unit 20, and a program setting limit signal output terminal of the display unit 30; Is connected to the equalization signal terminal of the counting comparator 50 and divides the search program pulse until the equalization signal is input. The search program signal output unit 40 provided as an enable signal of the generation unit 50 and the search program pulses output from the search program signal output unit 40 are switched to convert the search program pulses into an audio track of a tape. And a search program pulse section recorded in the picture search mode by picking up an audio signal from a tape and outputting it to the selection output section 70. The reproduction signal counting output unit 80 counting and outputting the clock and the counting data of the search program pulse section outputted from the reproduction signal counting output unit 80 are added to the predetermined data and inverted to thereby search program setting unit 20. Inverse addition comparison outputting a small signal to the mode signal input / output unit 10 when the counting data is small compared to the search program data output from Program automatic search circuit of the video recording and reproducing, characterized in that it comprises a section (90).
KR2019860021119U 1986-12-24 1986-12-24 Program automatic searching circuit for vtr KR900008854Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860021119U KR900008854Y1 (en) 1986-12-24 1986-12-24 Program automatic searching circuit for vtr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860021119U KR900008854Y1 (en) 1986-12-24 1986-12-24 Program automatic searching circuit for vtr

Publications (2)

Publication Number Publication Date
KR880013281U KR880013281U (en) 1988-08-29
KR900008854Y1 true KR900008854Y1 (en) 1990-09-28

Family

ID=19258312

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860021119U KR900008854Y1 (en) 1986-12-24 1986-12-24 Program automatic searching circuit for vtr

Country Status (1)

Country Link
KR (1) KR900008854Y1 (en)

Also Published As

Publication number Publication date
KR880013281U (en) 1988-08-29

Similar Documents

Publication Publication Date Title
US5097461A (en) Synchronizing circuitry for the playback and recording units of a dubbing apparatus
KR900008854Y1 (en) Program automatic searching circuit for vtr
JP2000182364A (en) Audio reproducing device
JPH02208886A (en) Tape editing method
JPS61162878A (en) Disk player
JPH0430665Y2 (en)
JPS6320751A (en) Recording/reproducing device
KR900008795Y1 (en) Soecial creen automatic repeating reproducing circuit
KR910004616B1 (en) Recording circuit without any signal for an interval of image recording and reproducting apparatus
JP2760152B2 (en) Magnetic recording / reproducing device
KR900005599B1 (en) Connective recording circuit and its method using control pulse of different duty
KR930008520B1 (en) Play control method for vcr
KR930003974Y1 (en) Selector of special part in tape in vtr
KR900005927B1 (en) Special scene muting circuit of the vtr
KR920007425Y1 (en) Recording and play back mode locking circuit
JP3106556B2 (en) Video recording and playback device
JPS59207446A (en) Video signal reproducer
KR930003175B1 (en) Digital signal reproducing and recording apparatus
KR870000438Y1 (en) Automatic stop device when video signal non-input
JPH0334137B2 (en)
KR930006884Y1 (en) Initial picture stabilization circuit for vtr
JPH0516678Y2 (en)
KR880002415Y1 (en) Reservation circuit of a video tape recorder
KR940002500Y1 (en) Continuity play control circuit for vtr
JPS63152286A (en) Video signal reproducing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19961231

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee