KR900008795Y1

KR900008795Y1 - Soecial creen automatic repeating reproducing circuit

Info

Publication number: KR900008795Y1
Application number: KR2019870014526U
Authority: KR
Inventors: 김진규
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-08-29
Filing date: 1987-08-29
Publication date: 1990-09-24
Also published as: KR890005576U

Abstract

내용 없음.No content.

Description

Specific Screen Automatic Repeat Playback Circuit

첨부된 도면은 본 고안의 실시예를 나타낸 회로도.The accompanying drawings are circuit diagrams showing an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 스위칭부 20 : 타이머10: switching unit 20: timer

30 : 트리거 신호발생부 40 : 래치30: trigger signal generator 40: latch

50 : 래치제어부 60 : 비교부50: latch control unit 60: comparison unit

70 : 논리부 80 : 시스템 콘트롤러70: logic unit 80: system controller

90 : 카운터90: counter

본 고안은 비데오 테이프 레코더(Vedio Tape Recorder, VTR)에서 사용자가 지정한 특정부위를 설정된 휫수 만큼 반복 재생하는 특정화면 자동반복 재생회로에 관한 것이다.The present invention relates to a specific screen automatic repeat playback circuit which repeatedly plays a specific part designated by a user in a video tape recorder (VTR).

종래에는 스타트 센서(Start Sensor)와 앤드 센서(End Sensor)를 이용한 테이프 전체에 대하여 자동 재생 및 반복기능이 있고, 특정화면을 다시 보고자 할때는 되감기키와 정지키 및 재생키를 반복해 가면서 특정화면을 시청하였다.Conventionally, there is an automatic play and repeat function for the entire tape using a start sensor and an end sensor. When a user wants to see a specific screen again, the rewind key, the stop key, and the play key are repeatedly repeated. Watched.

그러나, 테이프에 기록된 내용의 특정부위를 설정된 횟수 만큼 반복 재생하여 보고자 할때는 되감기키→정지키→재생키를 설정된 횟수 만큼(원하는 횟수) 반복적으로 조작해야 하는 불편한 문제점이 있었다.However, there is an inconvenience of repeatedly operating the rewind key → stop key → play key as many times as desired (when desired) when replaying a specific part of the contents recorded on the tape by the set number of times.

본 고안은 상기한 바와같은 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 테이프의 일정부분 즉, 사용자가 지정한 특장부위를 설정된 횟수 만큼 반복 재생하여 시청할 수 있도록 하는 특정화면 자동 반복 재생회로를 제공하는데 목적이 있다.The present invention has been made to solve the problems of the prior art as described above, and provides a specific screen automatic repeat playback circuit that allows the user to repeatedly watch a predetermined portion of the tape, i.e. There is a purpose.

상기한 바와같은 목적을 달성하기 위하여 본 고안은, 자동 반복키의 스위칭에 의해 구동신호를 출력하는 스위칭부와, 타이머의 메모리 출력을 펄스화하는 미분기 및 단안정 바이브레이터로 이루어진 트리거 신호 발생부와 타이머의 디지트론 구동신호를 인가하는 래치와, 상기 래치의 입력신호를 제어하는 래치 제어부와 타이머의 디지트론 구동신호와 래치의 출력신호를 비교하는 비교부와, 상기 스위칭부와 트리거 신호 발생부 및 비교부의 출력신호에 의해 논리신호를 발생하는 논리부와, 상기 논리부에서 인가되는 제어신호에 의해 전체시스템을 제어하는 신호를 발생하는 시스템 콘트롤러와, 비교부의 출력 신호에 의하여 설정된 횟수를 카운트하여 스위칭부를 제어하는 카운터를 포함하여 이루어지는 것을 특징으로 하는 특정화면 자동 반복 재생회로를 제공한다.In order to achieve the above object, the present invention provides a timer and a trigger signal generator comprising a switching unit for outputting a driving signal by switching of an automatic repeat key, a differentiator and a monostable vibrator for pulsing a memory output of a timer. A latch for applying a digitron driving signal of the second latch, a latch controller for controlling the input signal of the latch, a comparing unit for comparing the digitron driving signal of the timer and an output signal of the latch, the switching unit, the trigger signal generating unit, and the comparison A logic unit for generating a logic signal by a negative output signal, a system controller for generating a signal for controlling the entire system by a control signal applied by the logic unit, and a switching unit by counting the number of times set by an output signal of the comparator unit Automatic repetition of a specific screen, characterized in that it comprises a counter for controlling Provide a live circuit.

이하 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부된 도면은 본 고안의 실시예를 보인 상세회로도로써, 플립플롭(FF)의 단자(J)는 접지저항(R3)을 통해 트랜지스터(Q1)의 베이스에 연결됨과 동시에 자동 재생 반복 키(Key)와 저항(R1)을 통해 전원(B+)에 연결되고 트랜지스터(Q1)의 콜렉터는 저항(R2)을 통해 전원(B+)에 연결됨과 동시에 트랜지스터(Q2)의 에미터가 전원(B+)에 연결된 트랜지스터(Q2)의 베이스에 연결하여 구성된 스위칭부(10)와, 타이머(20)의 메모리 단자(Memo)는 콘덴서(C1)와 저항(R6)으로 이루어진 미분기를 통해 단안정 멀티 바이브레터(MM)에 연결되고, 단안정 멀티 바이브레이터(MM)는 접지 콘덴서(C2)와 저항(R5)을 통해 전원(B+)에 연결된 트리거 신호 발생부(30)와, 스위칭부(10)의 트랜지스터(Q2)의 콜렉터에 의하여 타이머(20)의 디지트론 구동신호가 저항(R7-R10)을 통해 인가되도록 한 래치(40)와, 트랜지스터(Q3-Q6)의 베이스는 접지저항(R11)을 통해 플립플롭(FF)의 반전출력단(Q)에 공통으로 연결되고, 상기 타이머(20)에서 출력되는 디지트론 구동신호가 저항(R7-R10)을 통해 트랜지스터(Q3-Q6)의 콜렉터에 각각 인가되도록 연결된 래치 제어부(50), 상기 타이머(20)의 디지트론 구동신호는 익스클루시브 오아게이트(E1-E4)의 입력단에 각각 인가되게 연결되고, 익스클로시브 노아게이트(E1-E4)의 다른 입력단에는 래치(40)의 출력단을 연결하며, 익스클루시브 노아게이트(E1-E4)의 출력단은 앤드게이트(A6)의 입력단에 각각 연결하여 구성된 비교부(60)와, 상기 비교부(60)의 출력단은 앤드게이트(A5)의 일측 입력단에 연결됨과 동시에 앤드게이트(A3)의 반전 입력단에 연결되고, 또한 오아게이트(O2)의 입력단에 연결되며, 앤드게이트(A3)의 다른 입력단에는 플립플롭(FF)의 출력단(Q)과 단안정 멀티 바이브레이터(MM)의 출력단이 연결되고, 단안정 멀티바이브레이터(MM)의 출력단은 오아게이트(O2)의 다른 입력단에 연결되며, 오아게이트(O2)의 출력단은 앤드게이트(A4)의 입력단에 연결되고, 앤드게이트(A4)의 다른 입력단에는 앤드게이트(N1)의 출력단이 연결되며 앤드게이트(A4)의 출력단은 앤드게이트(A1, A2)의 입력단에 연결되고, 앤드게이트(A2, A5)와 노아게이트(N1) 및 오아게이트(O1)의 입력단에는 시스템 콘트롤러(80)의 정지출력단이 연결되며, 앤드게이트(A2)의 출력단은 오아게이트(O1)의 다른 입력단에 연결되고, 오아게이트(O1)의 출력단은 앤드게이트(A1)의 입력단에 연결되며, 앤드게이트(A1)의 출력단은 노아게이트(N1)의 입력단에 연결되어 구성된 논리부(70)와, 재생 동작과 되감기 동작, 정지동작을 콘트롤하는 시스템 콘트롤러(80)와, 스위칭부(10)의 트랜지스터(Q2)의 콜렉터신호에 의해 인에이블(EN)되고, 플립플롭(FF)의 반전 출력(Q)에 의해 리세트(Res)되며, 상기 비교기(60)의 출력단은 클럭(CLK)단에 연결되어 스위치(SW)가 순차적으로 출력신호를 출력하여 플립플롭(FF)의 단자(K)에 설정된 횟수를 완료하면 출력신호간 인가되게 하는 카운터(90)를 포함하여 구성된다.The accompanying drawings are detailed circuit diagrams showing an embodiment of the present invention, in which the terminal J of the flip-flop FF is connected to the base of the transistor Q1 through the ground resistor R3 and at the same time the automatic regeneration repeat key. Is connected to power source B + through resistor R1 and the collector of transistor Q1 is connected to power source B + through resistor R2, while the emitter of transistor Q2 is connected to power source B +. The switching unit 10 connected to the base of Q2 and the memory terminal Memo of the timer 20 are connected to the monostable multivibrator MM through a differentiation consisting of a capacitor C1 and a resistor R6. The monostable multivibrator MM is connected to the trigger signal generator 30 connected to the power supply B + through the ground capacitor C2 and the resistor R5 and the collector of the transistor Q2 of the switching unit 10. A latch 40 for transmitting the digitron driving signal of the timer 20 through the resistors R7-R10 by The base of the resistors Q3-Q6 is commonly connected to the inverting output terminal Q of the flip-flop FF through the ground resistor R11, and the digitron driving signal output from the timer 20 is the resistor R7-. The latch control unit 50 connected to each of the collectors of the transistors Q3-Q6 through R10 and the digitron driving signal of the timer 20 are respectively applied to the input terminals of the exclusive O gates E1-E4. The output terminal of the latch 40 to the other input terminal of the exclusive nodal gates E1-E4, and the output terminal of the exclusive noar gate E1-E4 is connected to the input terminal of the end gate A6, respectively. The comparator 60 and the output terminal of the comparator 60 are connected to one input terminal of the AND gate A5, and are connected to an inverting input terminal of the AND gate A3, and also to an input terminal of the OR gate O2. Connected to the output terminal of the flip-flop (FF) at the other input of the AND gate (A3). Output stage Q and the output terminal of the monostable multivibrator MM are connected, the output terminal of the monostable multivibrator MM is connected to the other input terminal of the oragate O2, and the output terminal of the oragate O2 is an AND gate. Connected to an input terminal of A4, an output terminal of the AND gate N1 is connected to another input terminal of the AND gate A4, and an output terminal of the AND gate A4 is connected to an input terminal of the AND gates A1 and A2. A stop output terminal of the system controller 80 is connected to the inputs of the gates A2 and A5, the noah gate N1, and the oragate O1, and the output terminal of the end gate A2 is connected to the other input terminal of the oragate O1. A logic unit 70 connected to the output terminal of the oragate O1 is connected to an input terminal of the AND gate A1, and the output terminal of the AND gate A1 is connected to an input terminal of the noagate N1. System controller to control overwind, rewind and stop 80 is enabled by the collector signal of the transistor Q2 of the switching unit 10 and reset by the inverting output Q of the flip-flop FF. The output terminal of the controller 60 is connected to the clock CLK terminal so that the switch SW sequentially outputs the output signal and is applied between the output signals when the number of times set at the terminal K of the flip-flop FF is completed. It is configured to include).

이와같이 구성된 본 고안의 동작을 상세히 설명한다.The operation of the present invention configured as described above will be described in detail.

보고자 하는 화면을 카운터 "0"로 부터 임의의 카운터 "△△△△" 까지 선택한 후 즉, 보고자 하는 화면의 구간을 선택한다.The screen to be viewed is selected from the counter "0" to an arbitrary counter "Δ △△△", that is, the section of the screen to be viewed is selected.

임의의 카운터 "△△△△"가 선택되었을때 즉, 보고자 하는 화면의 마지막 부분이 선택되었을때 자동 재생반복기(Key)를 온시켜 트랜지스터(Q1)가 온되게 하여 트랜지스터(Q2)를 온 시킨다. 트랜지스터(Q2)가 온되어 콜렉터에 하이레벨이 걸려 래치(40)에 구동신호를 인가하여 선택한 카운터 "△△△△" 데이타를 순간적으로 메모리시키고, 동시에 플립플롭(FF)의 출력단(Q)에서 하이레벨이 출력되어 래치제어부(50)의 트랜지스터(Q3-Q6)를 온시켜 래지(40)로 더 이상의 데이타가 입력되지 않도록 한다.When the arbitrary counter "ΔΔ △△" is selected, that is, when the last part of the screen to be viewed is selected, the automatic reproduction repeater Key is turned on so that the transistor Q1 is turned on to turn on the transistor Q2. Transistor Q2 is turned on and the collector is at a high level to apply a drive signal to latch 40 to instantaneously store the selected counter "ΔΔΔ △" data and at the same time at output Q of flip-flop FF. The high level is output to turn on the transistors Q3-Q6 of the latch control unit 50 so that no further data is input to the latch 40.

이때, 되감기 모드가 선택되어 테이프를 되감기 시켜 카운터가 "0"이 되면 타이머(20)로 부터 메모리 출력이 하이레벨이 되므로 콘덴서(C1)와 저항(R6)으로 구성된 미분기에 의해 단안정 멀티 바이브레이터(MM)는 구동 트리거 신호를 발생하여 오아게이트(O2)는 하이레벨을 출력하여 앤드게이트(A4)에 인가된다.At this time, if the rewind mode is selected and the tape is rewound and the counter becomes "0", the memory output from the timer 20 becomes a high level, so that the monostable multivibrator ( The MM generates a driving trigger signal, and the oragate O2 outputs a high level and is applied to the AND gate A4.

한편, 앤드게이트(A3)는 플립플롭(FF)의 출력단(Q)에서 출력되는 하이레벨 신호와, 단안정 멀티 바이브레이터(MM)의 하이레벨 신호 및 비교부(60)에서 출력되는 로우레벨이 반전단자에 인가되어 앤드게이트(A3)의 입력단자는 모두 하이레벨이 입력되어 앤드게이트(A1, A2)에 하이레벨이 인가된다.On the other hand, the AND gate A3 inverts the high level signal output from the output terminal Q of the flip-flop FF, the high level signal of the monostable multivibrator MM, and the low level output from the comparator 60. A high level is input to both the input terminals of the AND gate A3 and the high level is applied to the AND gates A1 and A2.

이때, 시스템 콘트롤러(80)의 정지 출력은 로우레벨이므로 앤드게이트(A2)(A5)가 로우레벨을 출력하여 시스템 콘트롤러(80)의 재생입력과 되감기 입력에 인가되고 오아게이트(O1)와 노아게이트(N1)에도 로우레벨이 인가되어 오아게이트(O1)의 입력단은 모두 로우레벨이므로 오아게이트(O1)의 출력단은 앤드게이트(A1)의 입력단에 로우레벨을 인가하며, 앤드게이(A1)의 로우레벨 출력은 노아게이트(N1)에 인가하여 노아게이트(N1)가 하이레벨을 출력한다.At this time, since the stop output of the system controller 80 is at the low level, the AND gates A2 and A5 output the low level and are applied to the regeneration input and the rewind input of the system controller 80. Since the low level is also applied to (N1) and the input terminals of the oragate O1 are all low level, the output terminal of the oragate O1 applies a low level to the input terminal of the AND gate A1, and the low level of the AND gate A1. The level output is applied to the noble gate N1 so that the noble gate N1 outputs a high level.

앤드게이트(A4)는 노아게이트(N1)의 하이레벨 출력과 오아게이트(O2)의 하이레벨 출력이 입력되어 앤드게이트(A4)의 하이레벨 출력이 시스템 콘토롤러(80)의 정지 입력단자로 인가되므로 테이프의 되감기를 정지시키고, 시스템 콘트롤러(80)의 정지 출력단자로 하이레벨 신호를 출력하게 된다.The AND gate A4 receives the high level output of the NOA gate N1 and the high level output of the OR gate O2, and the high level output of the AND gate A4 is applied to the stop input terminal of the system controller 80. Therefore, the rewinding of the tape is stopped, and a high level signal is output to the stop output terminal of the system controller 80.

이로 인하여 앤드게이트(A2)의 입력단이 모두 하이레벨이 되어 앤드게이트(A2)의 하이레벨 출력이 시스템 콘트롤러(80)의 재생 입력단자에 인가되므로 재생 동작으로 수행하고, 동시에 노아게이트(N1)의 입력단에는 모두 하이레벨이 인가되므로 그 출력은 로우레벨로 되어 앤드게이트(A4)의 로우레벨 출력이 시스템 콘트롤러(80)의 정지 입력단에 인가된다.As a result, all of the input terminals of the AND gate A2 become high level, and the high level output of the AND gate A2 is applied to the regeneration input terminal of the system controller 80 to perform the regeneration operation. Since the high level is applied to all of the input terminals, the output becomes low level, and the low level output of the AND gate A4 is applied to the stop input terminal of the system controller 80.

상기와 같은 동작에 의해 재생되고 있는 상태에서 래치(40)에 메모리된 데이타 즉, 보고자 하는 화면의 마지막 부분의 데이타와 동일한 신호가 타이머(20)로 부터 출력되면 익스클루시브 노아게이트(E1-E4)가 모두 하이레벨을 출력하여 앤드게이트(A6)의 입력단에 인가하면 앤드게이트(A6)는 하이레벨을 출력하여 오아게이트(O2)에 인가시키고, 오아게이트(O2)의 하이레벨 출력이 앤드게이트(A4)가 하이레벨로 출력되도록 하여 시스템 콘트롤러(80)의 정지 입력단자에 인가하면 테이트가 정지됨과 동시에 정지 출력단자의 출력되도록 하여 시스템 콘트롤러(80)의 정지 입력단자에 인가하면 테이트가 정지됨과 동시에 정지 출력단자의 하이레벨 출력이 앤드게이트(A5)로 입력되어 앤드게이트(A5)의 하이레벨 출력이 시스템 콘트롤러(80)의 되감기 단자에 인가되므로 되감기 동작을 수행하여 보고자 하는 화면의 처음 부분 즉, 카운터 "0" 부분까지 되감기 동작을 수행한다..When the data stored in the latch 40, that is, the same signal as the data of the last part of the screen to be displayed is output from the timer 20 in the state of being reproduced by the above operation, the exclusive nogates E1-E4. ) Outputs a high level and applies it to the input terminal of the AND gate A6, the AND gate A6 outputs a high level to the oragate O2, and the high level output of the oragate O2 is an AND gate. When A4 is output at a high level and applied to the stop input terminal of the system controller 80, the data is stopped and at the same time, the stop output terminal is outputted to the stop input terminal. At the same time, the high level output of the stop output terminal is input to the AND gate A5 so that the high level output of the AND gate A5 is applied to the rewind terminal of the system controller 80. Performs a rewind operation to rewind the first part of the screen to be viewed, that is, the counter "0".

상기한 바와같은 동작을 반복하여 보고자 하는 부분의 화면을 설정된 횟수 만큼 반복 재생하고, 반복 재생될 때마다 앤드게이트(A6)의 하이레벨 출력신호가 카운터(90)의 클럭단자에 인가되어 카운팅 된다.The above-described operation is repeatedly reproduced for a set number of times, and the high level output signal of the AND gate A6 is applied to the clock terminal of the counter 90 and counted each time.

즉, 스위치(SW)로 반복 재생하려는 횟수를 설정하는 것으로, 예를들면, 보고자 하는 부분의 화면을 5번 반복 재생하고자 하면 스위치(SW)를 5번 단자에 접속시켜 5번의 반복 재생 동작을 완료하면 카운터(90)의 출력신호는 하이레벨로서 플립플롭(FF)의 단자(K)에 인가되어 플립플롭(FF)의 출력(Q) 신호가 로우레벨로 출력되므로써 자동 반복 재생 동작을 완료한다.That is, by setting the number of times to repeat playback with the switch (SW), for example, if you want to play the screen of the part to be repeated five times, connect the switch (SW) to terminal 5 to complete the five repeat playback operations The output signal of the counter 90 is applied at the high level to the terminal K of the flip-flop FF, and the output Q signal of the flip-flop FF is output at the low level, thereby completing the automatic repeat playback operation.

상기한 바와같이 본 고안에 의하면, 원하면 부분의 화면을 자동으로 반복 재생시킴으로 인하여 일일이 수동으로 조작하는 불편함이 없고, 새로운 기능을 부여하여 제품의 신뢰성을 향상시키는 효과가 있다.As described above, according to the present invention, there is no inconvenience of manually manipulating the screen by automatically repeating the partial screen if desired, and it has an effect of improving the reliability of the product by giving a new function.

Claims

Trigger signal generation section 30 consisting of a switching section 10 for outputting a drive signal by switching the automatic repetition key, and a differential and monostable multivibrator MM for pulsing the memory output of the timer 20. ) And a latch 40 for applying the digitron driving signal of the timer 20, a latch control unit 50 for controlling the input signal of the latch 40, and a digitron driving signal and the latch 40 of the timer 20. Comparator 60 for comparing the output signal of the; and logic unit 70 for generating a logic signal by the output signal of the switching unit 10, the trigger signal generator 30 and the comparator 60 and In response to the control signal applied from the logic unit 70, the system controller 80 generating a signal for controlling the entire system, and the number of times set by the output signal of the comparator 60 is counted, and the switching unit 10. Specific comprising a counter 90 for controlling the If automatic repeat circuit.