KR900006711Y1

KR900006711Y1 - 트리거 펄스의 안정화 회로

Info

Publication number: KR900006711Y1
Application number: KR2019870022924U
Authority: KR
Inventors: 송권의
Original assignee: 삼성전자 주식회사; 안시환
Priority date: 1987-12-24
Filing date: 1987-12-24
Publication date: 1990-07-28
Also published as: KR890015078U

Abstract

내용 없음.

Description

트리거 펄스의 안정화 회로

제1도는 종래의 회로도.

제2도는 본 고안의 회로도.

제3도는 본 고안의 각부 파형도.

* 도면의 주요부분에 대한 부호의 설명

5 : 펄스형성 회로 10 : 적분회로

15 : 레벨 클램프 회로 20 : 펄스 정형회로

Q₁Q₆: 트랜지스터 R₁R₅: 저항

D₁D₃: 다이오드 I₁, I₂: 정전류원

tV₁+tV₂: 전원(tV₁>tV₂)

본 고안은 전자기기등에서 필요한 펄스 신호에 동기하는 트리거 펄스를 형성하고 정형화 하여 안정화 시키도록 한 트리거 펄그의 안정화 회로에 관한 것이다.

종래에 단안정 멀티 바이브레이터 이외의 디지탈 회로를 트리거 하기 위한 트리거 펄스를 만드는 회로에 있어서 간단히 저항과 콘덴서로 구성되는 미분회로가 많이 이용되었으나 이 미분 회로에서는 입력 펄스의 입상(Edge trigger) 및 입하(master slave) 시간에 미분 회로의 시정수 바라스키등에 의하여 펄스폭 및 진폭이 안정된 트리거 펄스를 형성할 수 없는 단점이 있었다.

이러한 점을 감안하여 고안된 회로가 제1도에 도시된 회로인바 이러한 트리거 펄스 형성 회로를 집적 회로로 구성할 경우에는 저항(R₂)과 콘덴터(C₁)로 구성되는 적분회로에서 콘덴서(C₁)의 전전용량을 극히 작게하는 것이 바람직하므로 콘덴서(C₁)의 정전용량을 작게하고 부하저항(R₂)의 저항값은 크게하여 동시에 정전류원(VC₁)의 전류를 작게해 주어야만 한다.

그러나 상기와 같이 해주면 트리거 펄스 형성 회로의 출력 임피던스가 크게 되어 다음단 즉, 펄스정형회로, 레벨쉬프터(Level Shifter), 플립플롭등의 회로를 구동하는 구동 능력이 떨어져 버린다.

즉, 회로소자 값의 바라스키 및 드리프트와 주변 온도 주변의 여건 변화에 대하여 안정된 트리거 펄스를 형성해 주지 못하는 단점이 발생되는 것이었다.

본 고안에서는 이와 같은 점을 감안하여 다이오드에 의한 논리 연산회로를 트랜지스터로 대체해주고 트리거 펄스 형성용 트랜지스터를 포화시키지 않은 상태에서 봉착되도록 하므로써 적분회로의 용량을 작게 해주어도 다음단 회로를 구도하는 구동 능력이 감소하지 않고 집접회로화가 용이하도록 한 것이다.

또한 본 고안에서는 트리거 펄스 형성 회로의 차동 증폭기를 구성하는 비출력 단자측의 트랜지스터의 콜렉터 전압을 클램프(콜렉터 전압을 상승 계시 전압이 일정 레벨로 고정)하므로써 안정된 진폭 및 펄스폭의 트리거 펄스를 형성할 수 있는 것이다.

이를 첨부도면에 의하여 상세히 설명하면 다음과 같다.

제2도는 본 고안의 회로도로써 트랜지스터(Q₁)(Q₂)의 에미터는 공통 접속하여 정전류원(I₁)을 통해 접지시키고 트랜지스터(Q₁)의 콜렉터측에는 저항(R₁)을 통하여 전원(tV₂)을 인가시킴과 동시에 트랜지스터(Q₃)의 에미터는 연결시켜 트랜지스터(Q₂) 콜렉터측에는 트랜지스터(Q₂)의 베이스가 연결되게 펄스형성회로(5)를 구성한 후 트랜지스터(Q₃)의 베이스와 콜렉터측에는 전원(tV₁)이 인가되는 저항(R₂)과 콘덴서(C₁)로 구성된 적분회로(10)를 연결하며 트랜지스터(Q₃)의 베이스에는 클램프용 다이오드(D₁D₃)로 구성된 레벨 클램프회로(15)를 연결 구성한다.

이때 트랜지스터(Q₁)(Q₂)의 베이스에는 입력 펄스가 인가되게 구성한다.

그리고 트랜지스터(Q₅)(Q₆)의 에미터는 공통 접속하여 정전류원(I₂)을 통해 접지시키고 트랜지스터(Q₅)의 베이스에는 트랜지스터(Q₁)의 콜렉터를 연결하며 트랜지스터(Q₆)의 베이스에는 전원(tV₂)이 인가되는 분배용 저항(R₄)(R₅)을 연결한 후 트랜지스터(Q₅)의 콜렉터측에서 저항(R₃)을 통하여 저항(tV₁)을 인가시킴과 출력단(OUT)이 연결되게 펄스정형회로(20)를 구성한 것이다.

이때 전원(tV₁) 전압은 전원(tV₂) 전압보다 높게 (tV₁>tV₂)설정해주어 소정의 펄스폭이 얻어지도록 한다.

이와 같은 구성된 본 고안의 작용 효과를 제3도에 도시된 파형도를 참고로 설명하면 다음과 같다.

먼저 펄스형성회로(5)의 트랜지스터(Q₁)(Q₂)의 베이스에 인가된 입력 펄스 신호가 드레시 홀드(Threshold) 레벨을 초월하면 트랜지스터(Q₁)는 "턴온"되고 트랜지스터(Q₂)는 "턴오프"상태가 되며 이때가 제3도에 도시한 A기간이 된다.

반대로 입력펄스 신호가 드레시 홀드 레벨 이하로 감소하게 되면 트랜지스터(Q₁)는 "턴오프"되고 트랜지스터(Q₂)는 "턴온"되며 이때가 제3도에 도시된 B기간이 된다.

즉, 입력펄스신호가 드레시 홀드 레벨과 비교되어 트랜지스터(Q₁)(Q₂)의 구동을 제어해주므로 A기관과 B기간이 반복되게 되며 이러한 트랜지스터(Q₁)(Q₂)의 서로 다른 구동은 전원(tV₁)(tV₂) 전압의 설정에 의하여 이루어지는 것이다.

먼저 입력펄스가 제3도에 표시된 B기간에서 A기간으로 변하게 되면 트랜지스터(Q₁)는 "턴온"되고 트랜지스터(Q₂)는 "턴오프"되게 되며 이때의 트랜지스터(Q₁)의 콜렉터 전압(Vc₁)은 제3도에 표시된 바와같이 전원(tV₁) 전압으로부터 정전류원(I₂)과 저항(R₁)을 곱한 값을 뺀 값과 같아지게 된다.

즉, 트랜지스터(Q₁)가 "턴온"되면 트랜지스터(Q₁)의 콜렉터 전압(Vc₁)은 Vc=V₂I₁R₁이 되게 된다.

또한 트랜지스터(Q₁)의 "턴온"에 의해 저항(R₁)의 양단에 발생되는 전압 강하의 진폭치(I₁×R₁)는 다이오드(D₁)의 순방향 전압(VD₁), 다이오드(D₂)의 순방향 전압(VD₂), 트랜지스터(Q₁)의 베이스 에미터간 순방향전압(VBE₃)과의 관계에 있어서, I₁×R₁<VD₁+VBE₃의 조건을 만족하는 범위에서 정전류원(I₁)과 저항(R₁)의 값을 정해주게 된다.

한편 트랜지스터(Q₂)의 콜렉터 전압(Vc₂)은 제3도에 표시된 바와 같이 트랜지스터(Q₂)가 "턴오프"상태로 되어 콘덴서(C₁)의 전하는 방전하고 부하저항(R₁)의 저항값과 콘덴서(C₁)의 정전용량과의 골인 시정수(R₁×C₁)에 따라서 다음 기간이 B기간으로 바뀌는 시점이나 충전 전압이 전원(tV₁) 전압으로 될때까지 증가하게 된다.

그리고 트랜지스터(Q₁)의 콜렉터 전압(Vc₁)은 앞서 설명한 바와 같이 V₂-I₁×R₁이 레벨로 있지만 트랜지스터(Q₃)의 베이스 에미터간 순방향 전압강하(VBE₃)에 의해 Vc₂-VBE₃>V₂-I₁×R₁의 관계가 성립하는 범위에서 트랜지스터(Q₃)는 "턴온"상태로 되고 트랜지스터(Q₁)의 콜렉터 전압(Vc₁)은 Vc₂-VBE₃로 되어 트랜지스터(Q₂)의 콜렉터 전압(Vc₂)에 따라 제3도에 표시된 바와 같이 증가하게 된다.

이때 제3도에 도시된 Va는 Vc₂-VBE₃의 값의 변화를 나타낸 것이다.

다음에 입력 펄스 신호의 기간이 A기간에서 B기간으로 바뀌게 되면 트랜지스터(Q₁)는 "턴오프"되고 트랜지스터(Q₂)는 "턴온"상태가 되므로 트랜지스터(Q₂)의 콜렉터 전압(Vc₂)은 정전류원(I₁)과 콘덴서(C₁)의 특성에 대응하여 제3도에 표시된 바와 같이 감소하게 된다.

여기서 다이오드(D₁)(D₂)가 "온" 상태시 각각의 순방향 전압(VD₁)(VD₂)의 합의 전압을 VD라 하면 Vc₂<(V₂-VD)의 관계를 만족하는 전압으로 떨어졌을때 다이오드(D₁)(D₂)는 "온" 상태로 되고 트랜지스터(Q₂)의 콜렉터 전압(Vc₂)은 V₂-VD의 전압 이하로는 감초하지 않게 된다.

다시 기간이 변하여 B기간에서 A기간으로 바뀌면 트랜지스터(Q₂)의 콜렉터 전압(Vc₂)은 V₂-VD의 전압으로 증가를 시작하고 1주기를 종료하게 된다.

이와 같은 동작은 트랜지스터(Q₃)에 의해 트랜지스터(Q₁)의 콜렉터 전압(Vc₁) 즉 펄스정형회로(20)로 출력되는 전압은 제3도에서 도시된 Vb 파형처럼 트랜지스터(Q₁)의 콜렉터와 트랜지스터(Q₃)의 에미터가 접속되지 않았을 때의 트랜지스터(Q₁)의 콜렉터 전압(Vc₁)과 제3도의 Va 파형에서 보인 트랜지스터(Q₃)의 에미터 전압(V₂-VBE₃)중 높은쪽의 전압으로 된다.

이것은 트랜지스터(Q₃)에 의해 앞의 조건 상태에서 트랜지스터(Q₁)의 콜렉터 전압(Vc₁)과 트랜지스터(Q₃)의 에미터 전압(V₂-VBE₃)과의 논리합 연산을 한 것과 같이 되고 입력 펄스 신호에 동기된 트리거 펄스를 형성하게 되는 것이다.

이와 같이 입력 펄스 신호에 동기된 트리거 펄스 신호를 형성한 후 펄스정형(20)를 통하여 출력단(OUT)으로 정형된 펄스를 출력시키는 것이다.

이와 같은 본 고안의 회로를 집적화 하기 위하여 콘덴서(C₁)의 정전용량을 작게하고 부하저항(R₂)의 저항값을 크게 설정해주어도 트랜지스터(Q₃)에 의해 임피던스가 변환되어 펄스형성회로(5)의 출력 임피던스가 감초하게 되므로써 다음단의 펄스정형회로(20)와 레벨쉬프터, 플립플롭등의 회로를 구동하는 구동능력이 충분하여 집적회로화를 위한 문제점을 해소되게 된다.

또한 트랜지스터(Q₂)의 콜렉터 전압(Vc₂)의 다이오드(D₁)(D₂)에 의해 클램프되기 때문에 전원(tV₂), 저항(R₂), 콘덴서(C₁)의 정전용량과 동작 전류의 바라스키에 의해 트랜지스터(Q₂)는 포화되지 않게 된다.

그리고 다이오드(D₃)가 "온"시 순방향 전압강화를 VD₃로 하면 트랜지스터(Q₂)의 콜렉터 전압(Vc₂)이 상승은 V₂<VD₃<Vc₂의 관계가 만족하는 전압에 다이오드(D₃)가 "온" 상태가 되므로 V₂-VD₃의 전압에서 클램프되고 이 전압에서 상승이 멈추게 된다.

즉, 입력펄스 신호의 펄스폭 변화에 관계없이 전원(tV₂)에 클램프되어 일정 레벨을 유지하게 되는 것이다.

한편 본 고안에서 전원(tV₁)단과 접지 사이에 직렬 접속한 2개의 분압 저항을 접속하고, 이 저항의 공통 접속점에 트랜지스터(Q₂)의 베이스를 연결해 주어도 같은 동작을 하게 되며 이는 전원(tV₁) 전압을 직결 접속한 2개의 분압 저항으로 분압한 후 접지측의 분압 저항에 발생되는 저항을 트랜지스터(Q₂)의 베이스 입력으로 하여 주는 것이다.

이상에서와 같은 본 고안은 회로의 집적화가 용이하고 트랜지스터(Q₂)의 포화상태를 방지해 주어 안정된 진폭 및 펄스폭의 트리거 펄스를 형성할 수 있으며 다음단의 드레시 홀드 전압 설정이 용이한 이점이 있는 것이다.

Claims

각각 다른 전원(tV₁)(tV₂)이 인가되는 적분회로(10)와 레벨, 클램프회로(15)가 트랜지스터(Q₂)의 클렉터측과 함께 베이스에 연결된 트랜지스터(Q₃)의 에미터측에는 트랜지스터(Q₁)의 콜렉터를 연결하여 펄스 형성회로(5)를 구성한 후 펄스정형회로(20)의 출력이 트랜지스터(Q₅)(Q₆)와 저항(R₃-R₅)으로 구성된 펄스정형회로(20)를 통하여 출력되게 구성한 트리거 펄스의 안정화 회로.