KR900005635B1 - 반도체 가속도계 - Google Patents

Abstract

내용 없음.

Description

반도체 가속도계

제1도는 팩캐지가 분해되어 내부구조를 보이도록한 본 발명의 제1실시예에 따른 반도체 가속도계.

제2도는 제1도 가속도계의 검출소자의 상부도.

제3도는 제2도의 L₃-L₃선을 따라 절취한 단면도.

제4도는 제1도 및 제3도의 기부에 대한 사시도.

제5도는 제1도의 스톱퍼의 사시도.

제6도는 제1도 L₆-L₆선을 따라 절취한 조립된 가속도계의 단면도.

제7도는 본 발명의 제1 실시예에서 첫번째 수정된 기부의 사시도.

제8도는 본 발명의 제1 실시예에서 두번째 수정된 기부의 사시도.

제9도는 본 발명의 제1 실시예에서 수정된 스톱퍼의 사시도.

제10도는 제1도 내지 제3도의 캔틸레버 자유단부의 사시도.

제11도는 본 발명의 제1 실시예에서 첫번째 수정된 구조체를 구비한 캔틸레버 자유단부의 단면도.

제12도는 제1도의 캔틸레버자유단부의 일부에 대한 다이아그램.

제13도는 본 발명의 제2 실시예에서 두번째 수정된 구조레를 구비한 캔틸레버 자유단부의 평면도.

제14도는 본 발명의 제1 실시예에서 세번째 수정된 구조체를 구비한 캔틸레버 자유단부의 평면도.

제15도는 본 발명의 제2 실시예에서 따른 반도체 가속도계의 단면도.

제16도는 본 발명의 제3 실시예에 따른 반도체 가속도계에서 캔틸레버의 특성부분에 대한 평면도.

제17도는 제16도의 반도체 가속도계와 전기회로의 개략선도.

제18도는 본 발명의 제3 실시예에서 수정된 캔틸레버의 평면도.

제19도는 본 발명의 제4 실시예에 따른 반도체 가속도계와 전기회로의 개략선도.

제20도는 제19도의 절대값 회로의 가속도와 출력간의 관계를 보이는 다이아그램.

제21도는 반도체 가속도계 검출기칩, 지그와 부품들에 대한 사시도.

제22도는 본 발명의 제5 실시예에 따른 반도체 가속도계의 단면도.

제23도는 제22도의 캔틸레버의 상부도.

제24도는 제22도 및 제23도의 반도체 가속도계에서 "dx/y"값과 "fc/fc0" 값간의 이론적이고 실험적인 관계를 보이는 그래프이다.

* 도면의 주요부분에 대한 부호의 설명

61 : 캔틸레버 63 : 자유단부

64 : 캔틸레버 다이아프램 80 : 금속층

81 : 납땜층 110 : 금속층

120 : 실리콘기판 121 : 다이아프램

213 : 차동증폭기 215 : 오동작 검출기

310 : 지그 314 : 스톱퍼

315 : 기부 플레이트

본 발명은 반도체를 이용하는 가속도계에 관한 것이다.

IEEE Transactions의 전자장치에 관련하여 1979년 12월 간행된 ED 26권의 1911-1917페이지 제12호에서는 실리콘 집적회로 기술을 이용하여 개발된 배치(batch)식 조립실리콘 가속도계에 대하여 기술하고 있다. 이러한 반도체 가속도계는 실리콘 캔틸레버식 비임과 실리콘 및 그래스 팩캐지내에 밀봉된 질량구조체를 가진다.

이 비임저항은 비임내에서 발생된 응력때문에 가속됨에 따라 자체값을 변화시킨다. 팩캐지는 상부와 하부가 그래스커버로 피복되어 있다. 각 그래스커버내로 에칭된 웰(well)은 비임이 소정거리 이상 자유로히 편향되도록 한다. 또한, 여기에서는 다음 사실을 개시하고 있는데, 어느 적당한 유체를 가속도계의 캐비티(cavity)에 인가하므로 비임 공진을 댐핑(damping)한다는 것은 매우 획기적인 방법으로 공진의 충격을 최소로 하고 사용대역폭을 증가시킨다.

일본에서 심사청구된 공개특허출원 제45-23315호에서는 케이싱을 구비한 각 속도측정기와 케이싱내에 장설된 진동소자에 대하여 기술하고 있다. 케이싱은 댐핑오일과 충진되어 진동소자가 댐핑 오일내에 침지되어 있도록 한다. 진동소자는 캔틸레버와 이 캔틸레버에 결속된 반도체 스트레인 게이지(strain gage)를 구비하고 있다.

본 발명의 첫번째 목적은 내구성있는 반도체 가속도계를 제공하는데 있다.

본 발명의 두번째 목적은 소정의 주파수특성을 가지는 반도체 가속도계를 제공하는데 있다.

본 발명의 세번째 목적은 정밀한 반도체 가속도계를 제공하는데 있다. 본 발명의 제1양태에 따르면 반도체 가속도계는 댐핑 유데츨 가진 팩캐지로 이루어진다. 기부는 팩캐지내에 단단히 장설된다. 반도체 플레이트는 팩캐지내에 장설되면서 기부상에 지지된다. 반도체 플레이트는 이동가능한 자유단부와 변형가능한 다이아프램을 가진다. 반도체 스트레인 게이지는 다이아프램과 관련되어 다이아프램의 변형에 따라 변형된다. 기부는 제1표면과 그에 대향한 반도체 플레이트 자유단부를 가진다. 기부의 제1표면에는 반도체 플레이트 자유단부의 이동을 제한하는 리세스가 형성되어 있다. 이 리세스는 제1표면과 다른 기부의 제2표면까지 연장되고 개방되어 있다.

본 발명의 제2양태에 따르면 반도체 가속도계는 댐핑 유체를 가진 팩캐지로 이루어져 있다. 기부는 팩캐지내에 장설된다. 팩캐지내에 장설된 캔틸레버는 베이스상에 지지된다. 캔틸레버는 이동가능한 자유단부와 변형가능한 다이아프램을 구비한다. 반도체 스트레인 게이지는 다이아프램과 관련되어 다이아프램의 변형에 따라 변형된다. 팩캐지내에 배설된 벽부는 캔틸레버 자유단부로부터 소정거리만큼 떨어져 소정거리에 해당하는 범위에서 캔틸레버의 자유단부가 변위되게 한다. 소정거리는 다음 방정식으로 주어지는 h값과 같거나 더 크다.

이 경우, 문자 dx가 가속도 1G에 대한 캔틸레버 자유단부의 변위를 나타내고, 문자 fc가 소정의 차단 주파수를 나타내며, 문자 fc0가 벽부가 없이 댐핑 유체내의 자유영역에서의 차단주파수를 나타내고, 문자 K가 상수를 나타낸다.

본 발명의 제3의 양태에 따르면, 가속도계는 인가 가속도에 따라 이동하는 캔틸레버를 구비한다. 이 캔틸레버는 댐핑유체내에 침지된다. 스트레인 게이지는 캔틸레버와 함께 이동한다. 한부재에는 캔틸레버가 그 내부에서 이동될 수 있는 리세스가 형성되어 있다. 어느 한 구조체는 캔틸레버를 리세스내로 이동시킬때 댐핑유체가 리세스로부터 자유로히 이탈될 수 있도록 한다.

본 발명의 첨부도면에 의거 상세히 기술하면 다음과 같다. 제1도는 본 발명에 따른 반도체 가속도계를 나타낸다. 제1도에서 알 수 있는 바와 같이 팩캐지는 내부구조를 보이도록 분해되어 있다. 반도체 가속도계는 코바아(kovar)와 같은 금속으로 만들어진 스텀(stem) 또는 하부 팩캐지 부재(50)로 되어 있으며, 이 스텀(50)에는 하단변부(52) 둘레를 따라 상승된 부분(51)이 형성되어 있다. 스텀(50)은 압착 공정등과 같은 어느 적당한 방법으로 형성된다. 실예를 들면 스텀(50)의 조립중에 플레이트형 재질의 변부들이 하측변부(52)내로 압착됨과 동시에 상승부분(51)을 그 재질위에 형성되게 한다. 기부(53)와 스톱퍼(54)는 상승부분(51)위에 단단히 장치된다. 실예를 들면, 기부(53)와 스톱퍼(54)는 상승부분(51)에 납땜된다. 4개의 구멍(55)들이 상승부분(51)의 벽에 천공되어 있다. 단자(56)는 각 구멍(55)들을 관통하여 연장하여 있고, 경질 유리(57)에 의하여 구멍(55)내에서 상승부분(51)의 벽에 고정된다. 경질유리(57)는 각 단자(56)를 둘러 싸면서 단자(56)가 상승부분(51)의 벽으로부터 전기적으로 절연된다. 경질유리(57)는 단자(56)와 상승부분(51)의 벽 사이가 전밀폐되도록 연장된다. 가속검출소자(60)는 베이스(53)상에서 지지되는 캔틸레버(61)로 이루어진다. 캔틸레버(61)는 n-형 실리콘 단일 크리스탈 플레이트와 같은 반도레 플레이트로 이루어진다.

제2도 및 제3도에 도시와 같이 캔틸레버(61)는 기부단부 또는 지지체(62), 자유단부(63)와 지지체(62) 및 자유단부(63) 사이에 연장된 박형 다이아프램(64)으로 이루어진다. 지지체(62)로부터 일체로 연장한 보호대(guard)(65)는 지지체(62)를 보호하도록 자유단부(63) 둘러싸고 있다. 여기서 보호대(65)가 생략되어 있음에 주목된다. 갭(66)을 형성하는 스크라이브 알리(scribe alley)는 캔틸레버(61)를 위하여 반도체 시동재료의 양표면을 에칭하므로 형성된다. 실예를 들면 스크라이브하고자 하는 시동재료의 일부의 상부재료가 에칭되게한 후 그 부분의 하측표면은 다이아프램 성형중에 에칭되게 한다. 지지체(62)와 보호대(65)의 소정 영역의 하측표면은 니켈과 같은 납땜 가능한 금속을 함유한 층(70)으로 피복된다. 납땜층(70)의 형성은 도금 또는 증착 피복에 의하여 이루어진다. 기부(53) 소정영역의 상측표면은 지지체(62)와 보호대(65) 상에 납땜층(70)을 마주 보고 있는 납땜 가능한 금속의 층(71)으로 피복된다. 납땜층(70)과 (71)은 땜납층(72)에 의하여 결합된다.

제4도에 도시된 바와 같이 기부(53)는 대략 장방형의 평행육면체의 형태로 되고 캔틸레버(61)를 대향하고 있는 상측표면(75)을 가진다. 기부(53)의 상부표면(75)에는 캔틸레버(61)의 변위를 허용하는 소정깊이를 가진 리세스 또는 요홈(76)이 형성되고 있다. 리세스(76)는 상측표면(75)의 대향변부들 사이에 연장되어 있다. 즉, 리세스(76)는 기부(53)의 대향측면(77) 및 (78)사이에 연장되어 있다. 리세스(76)의 대향단부는 기부(53)의 측면들(77)과 (78)에서 개별적으로 개방되어 있다. 바람직한 것은 기부(53)가 실리콘으로 만들어져 기부(53)와 캔틸레버(61)의 열적 팽창계수를 일치시키도록 한다.

제3도에 도시와 같이, 일정한 간격으로 이격되어 평행한 납땜가능한 금속층(80)이 캔틸레버 자유단부(63)의 하측표면상에 형성되어 있다. 납땜층(81)들은 금속층(80)들에 개별적으로 결합된다. 납땜층(81)은 캔틸레버 자유단부(63)에 고정되어 덩어리로 형성된다. 이 캔틸레버 자유단부(63)에 고정된 덩어리는 가속도계의 감도를 상승시킨다. 제2도 및 제3도에 도시와 같이, 납땜층(81)은 평행하게 일정한 간격을 두고 배열되어 있따. 납땜(81)의 이러한 평행하고 일정한 간격은 땜납이 받아들일 수 없을 정도로 늘어 뜨려지지 않고 또한 땜납의 불균형한 분포를 방지한다. 주목되는 것은 납땜층(80)이 동일 공정으로 지지체(62)와 보호대(65)상에 땜납층(70)과 동시에 형성될 수 있는 것이다. 또한, 땜납층(81)은 동일공정으로 지지체(62)와 보호대(65)상에 땜납층(70)과 동시에 형성될 수 있다. 4개의 반도체 스트레인 게이지(85)는 종래 반도체 공정기술에 의하여 캔틸레버(61)의 다이아프램(64)내에 또는 그 위에 형성된다.

실예를 들면, 반도체 스트레인 게이지(85)의 성형중에 붕소와 같은 적당한 원자로 이루어진 p-형 불순물이 열확산기술 또는 이온주입기술로 n-형 실리콘 다이아프램(64)내로 주입된다. 이 4개의 스트레인 게이지(85)는 캔틸레버(61)의 다이아프램(64)과 지지체(62)상에 형성된 배선층(86)과 배선 부재(87)에 의하여 풀 브릿지(full bridge)로 접속된다. 실예를 들면, 배선층(86)은 p-형 불순물이 고농도 또는 고밀도로 n-형 실리콘 다이아프램(64)내로 주입되므로 형성되고, 배선부재(87)는 증착에 의하여 지지체(62)상에 알루미늄 박막으로 형성된다. 배선부재(87)의 단부는 매드(A),(B),(C)와 (D)로 이루어져 와이어(88)에 의하여 단자(56)에 개별적으로 전기 접속된다(제1도 참조). 주목되는 것은 배선층(86)이 증착에 의하여 형성된 알루미늄 박막으로 이루어진다는 것이다.

스트레인 게이지(85)의 이러한 부재는 다른 것과 다를 수 있다. 스트레인 게이지(85)는 풀 브릿지 이외의 형태로 배열될 수 있다. 스트레인 게이지(85)는 캔틸레버 다이아프램(64)상에 형성되는 다결정 실리콘으로 이루어질 수 있다. 캔틸레버(61)와 보호대(65)의 상측표면은 이산화실리콘과 같은 적당한 재료로 만들어진 보호층 또는 박막(89)으로 피복된다. 캔틸레버(61)가 가속도에 노출될때 자유단부(63)는 지지체(62)에 대하여 이동되어 다이아프램(64)내에 변형력이 발생되게 한다. 다이아프램(64)에서의 변형력은 반도체 스트레인 게이지(85)의 저항에서 변화를 일으킨다. 따라서 스트레인 게이지(85)의 저항은 가속도에 따라 변화한다. 스트레인 게이지(85)의 브릿지회로는 스트레인 게이지(85)의 저항에서의 변화에 따라 불평형으로 된다. 이에 따라, 스트레인 게이지(85)의 브릿지회로는 가속도에 따라 불평형으로 된다. 프리세트된 전위가 스트레인 게이지(85)의 브릿지회로에 인가되는 경우 이 브릿지회로는 그의 불평형에 따르고 가속도를 나타내는 전압을 출력한다. 제5도에 도시와 같이 스톱퍼(54)는 서로에 대하여 수직으로 연장한 플레이트(91), (92)와 (93)들의 결합으로 이루어져 있다. 플레이트(91) 및 (92)는 스텀(50)의 상승부분(51)에 수직으로 연장되고, 플레이트(93)는 상승부분(51)에 평행하게 연장되는데, 즉 캔틸레버(61)에 평행하게 되어 있다. 플레이트(93)는 플레이트(91)의 상측변부로부터 캔틸레버 자유단부(63)의 말단의 변부 바로 위의 범위까지 연장되어 있다. 플레이트(93)의 하측표면은 통상 캔틸레버(61)의 상층표면으로부터 소정간격으로 분리되어 있다. 스톱퍼(54)는 코바아와 같은 재질로 만들어진다.

제1도에 도시와 같이 상자형의 쉘 또는 상측 팩캐지부재(95)는 개방하측 단부를 형성하는 플랜지식 변부(96)로 이루어진다. 쉘(95)의 변부(96)는 스텀(50)의 변부(52)와 대향된다. 쉘(95)에서 리세스는 압착공정과 같은 적당한 방법으로 형성된다. 쉘(95)의 변부(96)는 스텀(50)의 변부(52)에 밀봉되게 용접된다. 실예를 들면, 변부(52)와 (96)가 일정한 압력으로 접촉유지되는 동안 용접전류는 변부(52)와 (96)의 접촉표면을 통과하면서 변부(52)와 (96)를 밀봉 용접한다. 이러한 방식으로 쉘(95)과 스텀(50)은 기부(53), 검출소자(60)와 스톱퍼(54)를 수용하고 있는 밀봉팩캐지 또는 케이싱으로 형성된다. 쉘(95)의 상부벽들은 구멍(97) 및 (98)을 가진다. 구멍(97)은 댐핑 유체가 팩키지 내로 주입되게 하고, 구멍(98)은 댐핑유체를 팩캐지내로 주입시키는 동안 팩캐지로부터 공기의 분출을 이루어지게 한다. 쉘(95)과 스텀(50)의 용접된 후 제6도에 도시와 같이 주입기(100)의 출구바늘은 구멍(97)을 통과하여 팩캐지 내로 삽입되고, 소정량의 댐핑유체(101)는 주입기(100)에 의하여 주입된다. 실예를 들면, 댐핑유체(101)는 팩캐지의 내부용적의 70 내지 80%를 채워진다. 댐핑유체(101)의 주입중에 구멍(98)은 팩캐지로부터 공기가 분출되게 한다. 댐핑유체(101)를 팩캐지 내로 주입시키는 것이 완료된 후, 구멍(97) 및 (98)은 납땜에 의하여 밀봉된다. 제6도에 도시와 같이, 소정량의 공기(105)는 팩캐지 내에 남아 있게 된다. 팩캐지 내에 연장되어 있는 구획벽(102)은 쉘(95)의 상부벽에 고정된다. 구획벽(102)은 스텀(100) 사이의 간격은 구획벽(102)에 의하여 구획된 쳄버들 사이에서 댐핑유체(101)를 이동되게 한다. 구획복(102)은 댐핑유체(101)가 물결치지 않도록 한다.

상기와 같이 캔틸레버(61)와 대향한 기부(53)의 영역에는 소정깊이를 가진 리세스(76)가 형성된다. 캔틸레버 자유단부(63)가 가속도계에 가해진 충격으로 기부(53)를 향하여 변위되는 경우 자유단부(63)가 리세트(76)의 저부표면에 닿게 될때 자유단부(63)는 강제로 정지된다. 따라서, 리세트(76)의 깊이가 캔틸레버 자유단부(63)의 최대하향변위로 된다. 리세스(76)의 깊이는 캔틸레버(61)의 과대한 변위로 캔틸레버(61)를 손상시키지 않도록 선택된다.

상기와 같이 리세트(76)는 기부(53)의 측면(77)과 (78)사이에 연장하여 그곳에서 개방되어 있다. 따라서 기부(53)를 향하는 캔틸레버(61)의 변위중에 댐핑유체(101)는 기부(53)의 측면(77) 및 (78)에 위치된 리세스(76)의 개방단부를 통과하여 리세스(76)로부터 자유로히 분출된다. 리세스(76)로부터 댐핑유체가 자유로히 분출되므로 캔틸레버(61)의 이동에 대한 저항력을 조정하는 댐핑유체(101)의 효과적인 점성이 댐핑유체(101)의 순수한 댐핑계수로만 결정되게 하는 것을 보장한다. 이러한 방식으로 캔틸레버(61)는 과도한 댐핑효과가 일어나지 않도록 하므로 가속도계의 우수한 주파수특성이 이용가능하다. 특히 캔틸레버(61)의 공진은 가속도계의 특성에 악영향을 확실하게 미치지 않도록하여 가속도계가 작동할 수 있는 광대역 주파수 범위가 얻어지도록 한다. 스톱퍼(54)는 캔틸레버(61)의 상향변위를 제한하여 캔틸레버(61)의 과도한 변위에 의하여 발생될 수 있는 캔틸레버(61)에 대한 손상을 방지한다. 스톱퍼(54)의 상부플레이트(93)는 캔틸레버 자유단부(63)의 말단변부위에만 연장되어 있다.

즉, 자유단부(63)의 말단변부를 제외한 주요부분은 스톱퍼(54)로부터 노출되어 있다. 따라서 스톱퍼(54)는 댐핑유체(101)의 효과적인 점성도를 높이지 않아 가속도계의 받아들일 수 있는 주파수 특성이 보장되게 한다. 제7도는 기부(53)의 일측면(78)까지 연장되고 그곳이 개방된 리세스(76)를 형성시킨 상측표면을 가진 첫번째 수정된 기부(53)를 나타내고 있다. 제8도는 십자형태로 되고 기부(53)의 4개측면까지 연장되고 그곳에서 개방된 리세스(76)를 형성시킨 상측표면을 가진 두번째 기부(53)를 나타낸다. 제9도는 스텀(50)의 상승부분(51)에 수직으로 평행하게 개별적으로 연장된 플레이트(91)와 (93)가 후국식으로 결합되게한 수정된 스톱퍼(54)를 나타내고 있다. 금속층(80)과 납땜층(81)는 제2도, 제3도와 제10도를 참고로 하여 이후 상세히 기술된다.

바람직하게도 금속층(80)과 납땜층(81)은 생산성을 증가시키도록 단결정의 실리콘의 웨이퍼상에 형성된다. 제10도에서 알 수 있듯이 실리콘웨이퍼는 더 나은 이해를 위하여 캔틸레버 자유단부(63)로서 기술된다. 금속층(80)과 납땜층(81)을 형성시키는 동안 금속층패턴을 형성하는 저항막이 그래스마스크를 사용하여 캔틸레버 자유단부(63)의 표면에 형성되며, 그 다음 티타늄, 니켈과 금이 증착에 의하여 캔틸레버 자유단부(63)의 표면상에 연속적으로 증착되어 금속층(80)으로 형성된다. 이 과정에서, 티타늄은 크롬으로 대체될 수 있다. 금속층(80)의 형성이 완료된 후, 저항막은 제거된다. 제2도, 제3도 및 제10도에 도시와 같이, 금속층(80)들은 서로에 평행하게 연장한 동일한 장방형 형태로 이루어진다. 이 금속층(80)들은 캔틸레버 자유단부(63)의 종축방향 "X"을 따라 일정한 간격으로 떨어져 있다. 각 금속층(80)의 종축은 캔틸레버 자유단부(63)의 종축방향 "X"에 수직으로 연장하고 그에 따라 캔틸레버 자유단부(63)의 측방향 "Y" 에 대하여 평행하여 연장되어 있다. 각 금속층의 측방향변부는 캔틸레버 자유단부(63)의 종축변부의 내측방향으로 거리 "a" 만큼연장되어 있다. 최외측 금속층(80)은 캔틸레버 자유단부(63)의 말단변부의 내측으로 거리 "b" 만큼 연장되어 있다.

주목되는 것은 금속층(80)이 다른 방법으로 형성될 수 있다는 것이다. 한가지 실예로서, 캔틸레버 자유단부(63)의 표면의 전체영역이 금속층으로 피복된 후, 금속층의 일부는 제거되어 소정패턴의 금속층(80)으로 형성되도록 한다. 납땜층(81)은 금속층(80)상에 형성된다. 실예를 들면, 납땜층(81)은 스테인레스 마스크를 사용하여 금속층 재유동(reflowing) 공정하에 있게 한다.

상기와 같이 납땜층(81)은 캔틸레버 자유단부(63)에 고정되는 덩어리로 형성된다. 이 덩어리가 캔틸레버 자유단부(63)에 고정되게 한다는 것은 가속도계의 감도를 높이기 위한 것이다. 동일형태의 금속층(80)은 각 납땜층(8)의 양과 거의 동일하게 하도록 한다. 따라서 캔틸레버 자유단부(63)의 종축방향 "X" 을 따라 금속층(80)을 일정한 간격을 두고 배열하므로 가속도계의 정밀성을 떨어지게 한 캔틸레버 자유단부(63)의 종축방향 "X" 을 따라 질량의 받아들일 수 없는 불균형을 일어나지 않게한다. 또한 납땜층(81)의 구획배열은 납땜이 받아들일 수 없을 정도로 납땜되지 않게된다. 금속층(80)이 캔틸레버 자유단부(63)의 변부 내측으로 연장되므로, 납땜은 확실하게 캔틸레버(63)의 측면상에 납땜되지 않는다. 금속층(80)에서 니켈박막이 일반적으로 가장 큰 변형력을 가지므로, 니켈박막은 가속도계 출력의 초기값에서 변화를 갖도록 한다. 본 발명의 실시예에서 금속층(80)의 구획배열은 니켈박막의 전체영역을 감소시키고, 금속층(80) 사이에 영역들은 변형역을 완화시켜 가속도계에 대한 변형의 악영향을 감소시킨다. 주목되는 것은 납땜층(81)의 다이아프램(64)을 형성하는 리세스를 가진 캔틸레버(61)의 표면에 대향한 캔틸레버(61)의 표면상에 형성될 수 있따는 것이다.

제11도와 제12도는 캔틸레버 자유단부(63)에 고정된 덩어리의 첫번째 수정된 구조를 나타낸다. 제11도와 제12도의 수정된 구조에서, 납땜금속층(110)은 금속층(80)을 캔틸레버 자유단부(63)상에 형성하는 유사한 방법으로 덩어리 부재(111)의 표면상에 형성된다. 이 금속층(110)은 금속층(80)에 일치되게 배열된다. 납땜층들은 그들을 금속층(80)상에 형성하는 방법과 유사한 방법으로 금속층(110)상에 형성된다. 금속층(80) 및 (110)상에 납땜층이 접촉을 유지하고 있는 동안, 납땜층은 재유동공정으로 처리되고 그에 의하여 덩어리부재(111)와 캔틸레버 자유단부(63)를 결속시키도록 한다. 재유동공정후에 덩어리부재(111)와 캔틸레버 자유단부(63)는 금속층(80) 및 (110) 사이에 삽입된 납땜층(112)에 의하여 결합된다. 캔틸레버 자유단부(63)에 대한 덩어리부재(111)의 초기위치가 정상위치로부터 벗어나 있는 것으로 가정된다. 재유동 공정중에는 제12도에 도시와 같이 덩어리 부재(111)의 초기위치가 정상위치로부터 벗어난 편차는 결합된 납땜층(112)의 표면장력으로 발생하는 자기정렬에 의하여 교정될 수 있다. 따라서, 캔틸레버 자유단부(63)에 대한 덩어리부재(111)의 최종위치는 정상위치와 정확하게 일치되게 위치시킬 수 있다. 덩어리부재(111)는 코바아 또는 유리같은 재료로 만들어진다. 덩어리 부재(111)가 코바아 같은 납땜 가능한 재료로 만들어질 경우 금속층(110)은 생략될 수 있다. 제13도는 캔틸레버 자유단부(63)에 고정된 덩어리의 두번째 구조를 나타낸다. 제13도의 수정된 구조에서 납땜층(81)은 매트릭스 배열로 된다.

특히 납땜층(81)은 제2도 및 제10도의 납땜층의 형상보다 더 작은 동일 장방형으로 된다. 납땜층(81)은 두개의 그룹으로 분리되어 캔틸레버 자유단부(63)의 중심종축(x0)의 양측에서 연장되어 있다. 각 그룹에서 납땜층(81)은 일정간격으로 떨어져 있다. 제1그룹에서 납땜층(81)과 제2그룹에서 납땜층(81)은 캔틸레버 자유단부(63)의 중심종축(x0)에 대하여 대칭이다. 납땜층(81)의 이러한 대칭 매트릭스 배열은 캔틸레버 자유단부(63)에 고정된 덩어리의 받아들일 수 없는 불균형한 분포를 방지한다. 제14도는 캔틸레버 자유단부(63)에 고정된 덩어리의 세번째 수정구조를 나타낸다. 이 수정구조는 다음 설결 변경이외에는 제13도의 구조와 유사하다. 제14도의 수정구조에서 납땜층(81)들은 협소한 납땜층(81A)에 의하여 루우프내에 접속된다. 제14도의 수정구조는 제13도의 구조의 장점과 유사한 장점을 가진다.

주목되는 것은 캔틸레버 자유단부(63)에 고정된 덩어리가 캔틸레버 자유단부의 중심종축에 대하여 대칭인 다른 구조로 이루어질 수 있다는 것이다. 제15도는 양단부가 고정된 비임으로 이루어진 본 발명의 제2실시예에 따른 반도체 가속도계를 나타낸다. 제15도에 도시와 같이, 비임은 다이아프램(121)을 가진 실리콘기판(120)으로 이루어진다. 반도체 스트레인 게이지(122)은 다이아프램(121)내에 형성된다.

반도체 스트레인 게이지(122)는 p-형 불순물의 고밀도 확산에 의하여 실리콘 기판(120)내에 형성되는 배선층(123)에 의하여 단자(124)에 전기적으로 접속된다. 실리콘기판(120)의 상측표면은 절연층(125)으로 피복된다. 납땜층(127)은 다이아프램(12)바로 위에 연장되나 반도체 스트레인 게이지(122) 바로 위에 영역외측에 있는 절연층(125)의 여러 영역상에 납땜금속층(126)에 의하여 고정된다. 납땜층(127)은 다이아프램(121)에 고정되는 덩어리로 형성된다. 납땜층(127)의 구조는 다이아프램(121)의 중심에 대하여 대칭인 점으로 이루어져 있다. 제16도와 제17도는 본 발명에 따른 반도체 가속도계를 나타내는 것으로, 이 가속도계는 이후 기술되는 설계상의 변경이외에 제1도 내지 제6도의 실시예와 유사하다. 제16도에 도시된 바와 같이, 캔틸레버 다이아프램(64)에 형성된 반도체 스트레인 게이지(85AB), (85BD), (85AC)와 (85CD)는 대칭으로 연장된다. 특히 스트레인 게이지(85AB)와 (85CD)는 캔틸레버(61)의 중심종축에 대하여 대칭이다. 스트레인 게이지(85BD)와 (85AC)는 캔틸레버(61)의 중심종축에 대하여 대칭이다. 스트레인 게이지(85AB)의 일단부는 배선층(86B)에 의하여 스트레인 게이지(85BD) 일단부에 접속된다.

스트레인 게이지(85AB)의 타측단부는 배선층(86A), 배선부재(87A)에 의하여 스트레인 게이지(85AC)의 일단부에 접속된다. 스트레인 게이지(85BD)의 타측단부는 배선부내(87D)와 배선층(125)에 의하여 스트레인 게이지(85CD)의 일측단부에 접속된다. 스트레인 게이지(85AC)의 타측단부는 배선층(86C)에 의하여 스트레인 게이지(85CD)의 타측단부에 접속된다. 배선층(86A-86D)들은 배선부재(87A-87D)들에 의하여 개별적으로 패드(A-D)들에 접속된다. 배선층(86B)와 (86C)은 캔틸레버 다이아프램(64)으로부터 캔틸레버 자유단부(63)내로 연장되어 캔틸레버 다이아프램(64)으로 되돌아오고 다시 캔틸레버 다이아프램(64)으로부터 캔틸레버 지지체(62)내로 연장된다. 따라서 캔틸레버 다이아프램(64)이 횡선을 따라 파괴되는 경우 배선층(86B)과 (86C)은 부러지게 된다. 배선층(86B)과 (87C)의 파괴는 스트레인 게이지 브릿지회로의 정상적인 출력을 하지 못하게 한다. 제17도에 도시와 같이, 프리세트된 정전압(Vcc)은 저항(R₀)을 경유하여 패드 또는 접속점(B)에 인가된다. 패드 또는 접속점(D)은 접지된다. 패드 또는 접속점(C)는 저항(R₀)의 저항값과 동일한 값을 가지는 저항(R₅)을 경유하여 접지된다. 정전류는 패드 또는 접속점(A)을 경유하여 흐른다. 연산증폭기(AMP₁)와 저항(R₁) 및 (R₂)들은 접속시켜 비반전 증폭기(E)을 형성한다.

연산증폭기(AMP₁)와 저항(R₃) 및 (R₄)를 접속시켜 비반전증폭기(F)를 형성한다. 증폭기(E)의 제1입력단자는 접속점(C)에 접속된다. 증폭기(E)의 제2입력단자는 접지된다. 증폭기(F)의 제1입력단자는 접속점(B)에 접속된다. 증폭기(F)의 제2입력단자는 증폭기(E)의 출력단자에 접속된다. 저항(R₁)의 저항값은 저항(R₄)의 저항값과 동일하다.

저항(R₂)의 저항값은 저항(R₃)의 저항값과 동일하다. 저항(R₀) 및 (R₅)의 저항값은 스트레인 게이지(85AB), (85AC), (85BD) 와 (85CD)의 저항값보다 대단히 크다. 스트레인 게이지 브릿지회로와 이 브릿지회로에 대한 전기적 접속이 정상적일때 증폭기(F)로부터 전압출력(vout)은 다음 방정식으로 주어진다.

여기서, 문자 VB와 VC는 접속점(B)과 (C)에서의 각 전압을 나타내며, 문자 r1과 r2는 저항(R₁)과 (R₂)의 각 저항값을 나타낸다. 주목되는 것은 저항(R₃)과 (R₄)의 저항값이 저항(R₂)과 (R₁)의 각 저항값과 동일하다는 것이다. 배선층(86B)과 (86C)이 캔틸레버 다이아프램(64)에 대한 손상으로 인하여 파괴되는 경우 전압(VB)은 프리세트 정전압(Vcc)과 동일해지고 전압(VC)은 접지전위로 강하되어 전압출력(Vout)이 정상값 이상으로 상당히 상승되게 한다. 따라서 캔틸레버(64)에 대한 손상은 전압출력(Vout)에서의 상당한 상승을 감지하므로 검출될 수 있다. 제18도는 그의 단부가 세장된 세그먼트들내로 분기되는 수정된 배선층(86B)과 (86C)를 나타낸다. 배선층(86B)의 두개의 세장된 세그먼트들은 스트레인 게이지(85AB)과 (85BD)들로부터 캔틸레버 자유단부(63) 내로 연장된다. 두개의 세장된 세그먼트들로 이루어진 배선층(8C)은 각각의 스트레인 게이지(85AC)와 (85CD)로부터 캔틸레버 자유단부(63)내로 연장된다. 이와같이 수정된 설계는 캔틸레버 다이아프램(64)이 파괴될때 전류가 접속점(A)와 (D) 사이에서 흐르지 않게한다.

제19도는 본 발명의 제4 실시예에 관한 것으로, 반도체 스트레인 게이지를 풀 브릿지를 구비한 가속도계(211)는 제16도와 제17도의 실시예에서 가속도계와 유사하다. 정전류회로(212)는 스트레인 게이지에 정전류를 공급한다. 스트레인 게이지의 출력단자(212a)와 (212b) 사이의 전압은 통상 가속도계(211)에 인가된 가속도를 나타낸다. 가속도신호는 연산증폭기(213A)와 (213B)로 이루어진 계측 차동증폭기(213)에 의하여 증폭된다. 차동증폭기(213)는 제17도의 증폭기(E)와 (F)를 결합시킨 회로와 본질적으로 유사하다. 증폭된 가속도신호는 연산증폭기(214A)를 구비한 절대값 회로 (214)에 인가된다. 연산증폭기(241A)의 반전입력단자는 가속도신호(213C)가 입력된다. 연산증폭기(241A)의 비반전 입력판다는 저항(214B) 및 (214C)을 접속시키므로 발생된 기준전압이 인가된다. 이 기준전압은 0G의 가속도에 일치하도록 선택되어 절대값회로(214)로 부터 출력신호(214e)가 제20도에 도시된 가속도계(211)에 인가된 가속도의 절대값을 나타내도록 한다.

절대가속도신호(214e)는 연산증폭기(216A)를 구비한 증폭기(216)에 의하여 증폭된다. 오동작(malfunction) 검출기(215)는 비교기(215B) 및 (215A)로 구성된다. 비교기(215A)의 반전 입력단자는 가속도신호(213C)가 인가된다. 비교기(215A)의 비반전입력단자는 저항(215C), (215D) 및 (215E)의 접속회로에 의하여 발생된 기준전압(Vr1)이 인가된다. 비교기(215B)의 반전입력단자는 접속저항(215C)-(215E)들의 회로에 의하여 발생된 기준전압(Vr2)이 인가된다. 기준전압(Vr2)은 기준전압(Vr1)보다 낮다. 비교기(215B)의 비반전 입력단자는 가속신호(213C)가 인가된다. 비교기(215A) 및 (215B)로부터 출력신호는 증폭기(216)의 입력단자에 공통으로 인가된다. 각 비교기(215A) 및 (215B)의 출력부는 NPN 트랜지스터의 개방콜렉터로 이루어진다.

가속도신호(213C)의 전압이 기준전압(Vr1) 및 (Br2) 사이에 있게될때 비교기(215A) 및 (215B)들로 부터의 모든 출력은 고레벨상태로 되어 오동작 검출기(215)로 부터 출력신호(215d)가 또한 고레벨로 되게한다. 가속도신호(213c)의 전압이 기준전압(Vr1)보다 높거나 기준전압(Vr2)보다 낮을 경우 비교기(215A) 및 (215B)로 부터 출력중 하나는 저레벨상태로 되어 오동작검출기(215)로 부터 출력신호(215d)가 저레벨로 되게한다. 기준전압(Vr1) 및 (Vr2)는 그들 사이에 범위가 가속도계(211)의 정상상태와 일치되는데, 즉 전압(Vr1)보다 더 높고 전압 V2보다 낮은 범위가 가속도계(211)의 비정상상태에 일치하도록 선택된다.

스트레인 게이지 브릿지의 출력단자(211a)에서 전압이 가속도계(211)에 대한 손상으로 인하여 강하되는 경우, 가속도신호(213c)의 전압은 기준전압(Vr1)을 초과하여 오동작검출기(215)로부터 출력신호(215d)가 저레벨상태로 되게한다. 스트레인 게이지 브릿지의 출력단자(211a)에서의 전압이 가속도계(211)의 오동작 때문에 비정상적으로 상승될 경우 가속도신호(213c)의 전압은 기준전압(Vr2)이하로 떨어지게 되어 오동작 검출기(215)로부터 출력신호(215d)가 저레벨로 되게 한다.

본 발명의 반도체 가속도계는 여러가지 방법으로 조립된다. 가속도계 조립의 한가지 실예를 이후 기술한다. 제21도에 도시와 같이 지그(310)는 작은 기부(310b)가 형성된 절단부(310a)로 이루어진다. 작은 기부(310b)는 절단벽(310a)을 형성하는 측벽(310c) 및 (310d)과 접촉한다. 작은 기부(310b)의 상측표면은 지그(310)의 상측 표면에 평행하게 연장되어 있다. 반도체 가속도계의 검출칩(311)은 요홈(311d)으로 형성된 캔틸레버로 이루어져 있다. 이 캔틸레버는 다이아프램(311c)과 자유단부(311e)로 이루어진다. 요홈(311d)과 다이아프램(311c)은 에칭공정으로 형성된다. 자유단부(311e)는 덩어리로 되는 장방형의 납땜층(311b)을 구비한다. 납땜 가능한 금속층(311a)은 검출기칩(311)의 종축변부상에 형성된다. 실예를 들면 금속층(311a)은 증착에 의하여 니켈과 금의 박막으로 이루어진다.

검출기칩(311)은 금속층(311a) 상향으로 면하여지고 검출기칩(311)의 측면이 측벽(310c) 및 (310d)과 접촉되도록 작은 기부(310b)의 상측표면상에 위치된다. 납땜포일(312)은 금속층(311a) 상에 위치된다. 기부(313)에 대향한 단부 표면사이에서 연장된 리세스(313a)가 형성되어 있다. 기부(313)는 캔틸레버 자유단부(311e)의 상향변위를 제한하는 작용을 한다. 기부(313)는 검출기칩(311)을 형성하는 재료의 열팽창계수와 동일한 열팽창계수를 가진 재료로 만들어진다. 검출기칩(311)이 실리콘으로 만들어질 경우 기부(313)는 또한 실리콘으로 만들어진다. 리세스(313a)가 형성된 베이스(313) 표면은 납땜포일(312) 상에 위치되고 금속층(311a)과 유사한 납땜 가능한 금속층으로 이루어진다. 기부(313)의 측면은 측벽(310c) 및 (310d)과 접촉한다. 납땜포일(312a)은 기부(313)의 상측표면위에 위치된다. L-형 스톱퍼(314)는 캔틸레버 자유단부(311e)의 하향변위를 제한하도록 작용한다. 스톱퍼(314)는 절단부(310a)를 형성하는 지그(310)의 하측벽(310e) 상에 위치된다. 스톱퍼(314)가 적소에 위치될때 스톱퍼(314)의 하측부는 작은기부(310b)와 접촉한다. 스톱퍼(314)는 코바아와 같은 금속으로 만들어진다. 납땜가능한 금속층(314a)은 스톱퍼(314)의 상측표면상에 형성된다. 실예를 들면, 금속층(314a)은 도금공정에 의하여 니켈과 금의 박막으로 형성된다. 납땜포일(312b)은 금속층(314a)상에 위치된다. 기부 플레이트(315)는 기부(313)를 지지하도록 한다. 반도체 가속도계가 금속캡과 금속기부로 결합시킨 팩캐지내에 장치될 경우, 기부 플레이트(315)는 금속기부에 일치한다. 기부 플레이트(315)에 고정된 포올(315a)들은 기부 플레이트(315)를 고정하도록 한다. 특히, 이들 포올(315a)들이 지그(310)에 형성한 각 구멍(310f)들내로 각기 삽입될때 기부 플레이트(315)는 적소에 고정된다. 기부 플레이트(315)에 고정된 포올(315b)은 검출기칩(311)을 고정하는 작용을 한다.

기부(313)와 스톱퍼(314)를 대향시킨 기부 플레이트(315)의 표면부위에는 납땜 가능한 금속층이 형성되어 있다. 제21도에 도시와 같은 방향을 따라 부품들이 적소에 위치된 후, 지그(310)는 180도 반전된다. 지그(310)가 반전된때 검출기칩(311), 기부(313)와 기부 플레이트(315)들은 그들 자신의 무게에 의한 적당한 압력을 받게된다. 따라서 부품들은 손상을 일으키는 과도한 압력이 발생되는 것을 방지한다. 반전된 지그(310)는 가열되고 납땜들은 수소가스로 충진된 노내에서의 재유동 공정에 노출된다. 재유동 공정에 의하여 센서칩(311), 기부(313), 기부 플레이트(315)와 스톱퍼(314)들은 접속된다.

이러한 방법들은 부품들은 동시에 납땜되며 가속도계의 조립은 간단하게 된다. 납땜들은 단일 재유동 공정에 대한 노출시키므로 부품들 사이에 신뢰성 있는 접속을 하게 한다.

주목되는 것은 지그(310)를 반전시키는 단계가 생략될 수 있다. 땜납들은 수지같은 재료로 만들어진 접척제로 대체될 수 있다. 캔틸레버 자유단부(311e)상에 납땜층(311b)은 캔틸레버 자유단부(311e)에 고정된 코바아 또는 유리로 만들어진 덩어리로 땜납 또는 접착제에 의하여 대체될 수 있다.

일반적으로 제1도 내지 제6도의 반도체 가속도계는 가속도계의 출력레벨이 차단주파수(fc)이하에서는 평탄하고 차단주파수(fc)이상에서 급격히 감소하는 주파수 특성을 가진다. 따라서, 가속계는 차단 주파수(fc) 이하의 주파수 범위내에서 사용될 수 있다.

본 발명의 제5 실시예는 이미 기술된 특정한 설정 이외에 제1도 내지 제6도의 실시예와 유사하다. 제5 실시예를 제22도와 제23도를 참고하여 기술한다. 다음 설명은 측정하고자 하는 가속도가 기부(53)에만 인가된 경우에 해당한다. 실험에 의하여 차단주파수(fc)는 다음과 같이 표현됨을 알 수 있다.

여기서 문자 k1과 k2는 상수를 나타내며, 문자 D는 댐핑유체의 점성도를 나타내고, 문자 S는 폭 B를 체배된 길이 A와 동일한 캔틸레버 자유단부(63)의 부위를 나타내며(제22도 및 제23도) ; 문자 dx는 가속도 1G에 대하여 캔틸레버 자유단부(63)의 변위를 나타내고(제22도 참조) ; 문자 h는 리세스(76) 저부표면과 덩어리 또는 납땜층(81) 사이의 통상거리를 나타내며(제22도 참조) ; 문자 fc0는 캔틸레버 자유단부(63)의 변위를 제한하는 구조체가 없이 댐핑유체내의 자유영역에 한정되는 차단주파수를 나타낸다. 상수 K1과 K2는 실험에 의하여 결정될 수 있다. 영역(S)가 2-20㎟범위에 있게 되는 경우 통상의 작은 반도체 가속계에서 변위 dx는 0.02-10㎛의 범위에 있게되고 점성도 D는 10 500cp 범위에 있으며, 상수 K2는 대략 200에 일치된다.

제24도는 "dx/h"값과 "fc/fc0"값 사이에 이론적이고 실험적인 관계를 나타낸다. 제24도에서 파선은 fc의 위 방정식으로부터 이론적으로 이어진 관계를 나타내며, 원형은 반도체 가속도계의 제1시료에 대하여 실험적으로 얻어진 관계를 나타내고 삼각형은 반도체 가속도계의 제2시료에 대하여 실험적으로 얻어진 관계를 나타낸다. 제1시료에서, 차단주파수 fc0는 30㎐이고, 영역 S는 9.0㎟이며, 변위 dx는 2×10^-3㎜이다. 제2시료에서, 차단주파수 fc0는 400㎐이고, 영역 S는 3.6㎟이며, 변위 dx는 0.3×10^-2㎜이다. 제24도로부터 알 수 있는 바와 같이, 실험적 관계는 이론적인 관계와 일치한다.

fc의 상기 방정식은 다음과 같다.

이 방정식으로부터 알 수 있는 바와 같이, 값 "dx/h"은 값 C와 같거나 값 C보다 작게 선택될 때, 즉 거리 h가 값 "dx/C"와 같거나 더 크게 선택될때 측정 하고자하는 가속도의 소정주파수 범위는 차단주파수 fc에 의하여 결정된 사용가능한 주파수 범위내에서 결정된다. 최대의 허용가속도 Gmax, 즉 캔틸레버가 손상되지 않은 상태에서 작동하는 가속도 범위의 상한치는 다음과 같이 주어진다.

여기서, 문자 A는 캔틸레버 자유단부(63)(제22도 및 제23도 참조)의 길이를 나타내며, 문자 B는 캔틸레버 자유단부(63)(제23도)의 폭을 나타내고, 문자 L은 캔틸레버 다이아프램(64)(제22도 및 제23도)의 길이를 나타내고, 문자 t는 캔틸레버 다이아프램(64)(제22도)의 두께를 나타내며, 문자 M은 납땜층(81)을 구비한 캔틸레버 자유단부(63)의 전체중량을 나타내고, 문자 Q는 실리콘의 파괴응력 4×10⁹dyn/㎠을 나타낸다. 가속도계가 최대 허용가속도 Gmax는 다음과 같이 주어진다.

여기서, 문자 g는 중력가속도를 나타내고, 문자 E는 영율은 나타내며, 문자 I는 영역의 제2모멘트 Bt³/12를 나타낸다.

따라서 거리 h는 변위 Hmax보다 더 작아지도록 선택될때 캔틸레버(61)에 대한 손상을 방지할 수 있다.

Claims (11)

1. 반도체 가속도계에 있어서, (a) 댐핑유체를 가진 팩캐지 ; (b) 팩캐지 내에 단단히 장설된 기부 ; (c) 팩캐지 내에 장설되고 기부상에 지지되며, 이동가능한 자유단부와 변형가능한 다이아프램으로 이루어진 반도체 스트레인 게이지들로 구성시키고, 베이스가 반도체 플레이트 자유단부에 대향한 제1표면을 구비하되, 제1표면에는 반도체 플레이트 자유단부의 이동을 제어하는 리세스를 형성하고, 이 리세스가 제1표면과 다른 기부의 제2표면까지 연장되고 그에서 개방되게한 반도체 가속도계.
2. 제1항에 있어서, 스톱퍼가 팩캐지내에 단단히 장치되게 하고 기부로부터 떨어진 방향으로 반도체 플레이트 자유단부의 이동을 제한하게 한 반도체 가속도계.
3. 제2항에 있어서, 스톱퍼가 후크형태로 되게 한 반도체 가속도계.
4. 제1항에 있어서, 덩어리가 반도체 플레이트 단부에 접속되게 하고, 이 덩어리가 반도체 플레이트 자유단부 상에 고정되는 납땜층으로 이루어지게 한 반도체 가속도계.
5. 제1항에 있어서, 덩어리가 반도체 플레이트 자유단부에 접속되게 하고, 이 덩어리가 반도체 플레이트 자유단부상에 고정된 납땜층으로 이루어지게 한 반도체 가속도계.
6. 제5항에 있어서, 납땜층의 반도체 플레이트 자유단부의 변부내측으로 연장되게한 반도체 가속도계.
7. 제1항에 있어서, 덩어리가 반도체 플레이트 자유단부에 접속되게하고, 이 덩어리가 반도체 플레이트 자유단부상에 고정된 납땜가능한 재료층과 개별적으로 납땜 가능한 층에 고정된 납땜층으로 이루어지게 한 반도체 가속도계.
8. 제1항에 있어서, 덩어리가 반도체 플레이트 자유단부에 접속되게 하고, 이 덩어리가 반도체 플레이트 자유단부상에 고정된 납땜층과 납땜층에 고정된 중량부재로 이루어지게한 반도체 가속도계.
9. 반도체 가속도계에 있어서, (a) 댐핑유체를 가진 팩캐지, (b) 팩캐지내에 단단히 장치된 기부, (c) 팩캐지내에 장치되고 기부상에서 지지되며, 이동가능한 자유단부와 변형가능한 다이아프램을 구비한 캔틸레버, (d) 다이아프램과 연결되어 다이아프램의 변형에 따라 변형하는 반도체 스트레인 게이지, (e) 팩캐지내에 설치되면서 캔틸레버 자유단부로부터 소정거리 이격되어 소정거리에 해당하는 범위내에서 캔틸레버의 자유단부의 변위를 허용하는 벽부들로 구성시키고, 여기서 소정거리가 방정식 h=dxkfc(fc0-fc)으로 주어진 값 h와 같거나 더 커야 하며, 상기 방정식에서 문자 dx가 가속도 1G에 대한 캔틸레버 자유단부의 변위를 나타내게 하고, 문자 fc가 소정의 차단주파수를 나타내게 하며, fc0가 벽이 없는 댐핑유체에서의 자유영역내에 차단주파수를 나타내게하고, 문자 K를 상수로 한 반도체 가속도계.
10. 반도체 가속도계에 있어서, (a) 인가된 가속로에 따라 이동하고 댐핑유체내에 침지되게한 캔틸레버, (b) 캔틸레버와 연결되는 캔틸레버의 이동에 따라 이동하는 스트레인 게이지, (c) 캔틸레버가 그 내부에서 이동가능하게 한 리세스를 형성시킨 부재, (d) 캔틸레버를 리세스에서 이동될때 댐핑유체가 리세스로부터 자유로히 분출되게 하는 수단들로 구성시킨 반도체 가속도계.
11. 제9항에 있어서, 덩어리가 캔틸레버에 고정되게 하고, 덩어리가 캔틸레버에 고정된 분리 납땜층으로 이루어지게한 반도체 가속도계.

Images