KR900005105Y1 - 1h line relative detecting of complete video signal - Google Patents

1h line relative detecting of complete video signal Download PDF

Info

Publication number
KR900005105Y1
KR900005105Y1 KR2019870005867U KR870005867U KR900005105Y1 KR 900005105 Y1 KR900005105 Y1 KR 900005105Y1 KR 2019870005867 U KR2019870005867 U KR 2019870005867U KR 870005867 U KR870005867 U KR 870005867U KR 900005105 Y1 KR900005105 Y1 KR 900005105Y1
Authority
KR
South Korea
Prior art keywords
comparator
output
input terminal
video signal
terminal
Prior art date
Application number
KR2019870005867U
Other languages
Korean (ko)
Other versions
KR880020894U (en
Inventor
윤종웅
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019870005867U priority Critical patent/KR900005105Y1/en
Publication of KR880020894U publication Critical patent/KR880020894U/en
Application granted granted Critical
Publication of KR900005105Y1 publication Critical patent/KR900005105Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

내용 없음.No content.

Description

복합 영상신호의 1수평 주기 라인(1H Line)상관성 판별장치1H Line Correlation Determination Device of Complex Video Signal

제1도는 본 고안 장치의 회로도.1 is a circuit diagram of the device of the present invention.

제2a-d도는 본 고안 장치를 설명하기 위한 파형도.Figure 2a-d is a waveform diagram for explaining the device of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 영상신호 입력단자 2 : 비교기1: Video signal input terminal 2: Comparator

3 : 지연소자 4 : 합산기3: delay element 4: summer

5 : 지연기 6 : 1/2감쇄기5: Delay 6: 1/2 Attenuator

7 : 적분기 8,9 : 비교기7: integrator 8,9: comparator

10 : 익스클루시브 OR게이트 11 : 출력단자10: Exclusive OR gate 11: Output terminal

본 고안은 복합 영상신호의 1수평 주기 라인(1H) 상관성 판별 장치의 개략에 관한 것이다.The present invention relates to a schematic diagram of an apparatus for determining the correlation of one horizontal period line 1H of a composite video signal.

종래에는 1수평주기 라인(1H) 지연 소자와 감산기 및 상관성 검출회로 구성되어져 있으며, 이는 상관성 검출회로로부터 1H라인 상관성을 검출하는 것으로 복합영상 휘도 신호의 1H라인 판별은 가능 하지만 복합 영상 색신호 1H라인 상관성은 판별할 수 없는 문제점이 있었다.Conventionally, it is composed of one horizontal period line (1H) delay element, subtractor, and correlation detection circuit, which detects 1H line correlation from the correlation detection circuit. There was a problem that could not be determined.

본 고안은 이러한 종래의 문제점을 해결하기 위하여 간단한 회로 구성에 의하여 복합영상 휘도신호 뿐만 아니라 영상색신호 1H라인 상관성을 판별할 수 있는 상관성 판별 장치를 제공하기 위한 것으로, 이하 첨부된 도면을 참조하면서 본 고안 장치의 구성 및 작용효과를 설명하면 다음과 같다.The present invention is to provide a correlation determination device that can determine not only the composite image luminance signal but also the image color signal 1H line correlation by a simple circuit configuration in order to solve the conventional problems, the present invention with reference to the accompanying drawings The configuration and effect of the device will be described as follows.

제1도를 참조하면 본 고안 장치의 구성은, 영상신호 입력단자(1)를 비교기(2)의 비반전 입력단(+)에 연결함과 동시에 1H 지연소자(3)에 연결하고, 1H 지연소지(3)의 출력단은 합산기(4)와 지연기(5)의 입력단에 연결하며, 지연기(5)의 출력단은 합산기(4)의 일측 입력단에 연결하여 합산기(4)의 출력을 1/2 감쇄기(6)를 통하여 비교기(2)의 반전 입력단(-)에 연결하고, 비교기(2)의 출력단은 적분기(7)를 통하여 비교기(8)의 비반전 입력단(+)과 비교기(9)의 반전 입력단(-)에 각각 연결하며, 비교기(8)의 반전 입력단(-)과 비교기(9)의 비반전 입력단(+)에는 기준전압(V1,V2)을 각각 인가함과 동시에 비교기(8,9)의 출력단은 익스클루시브 OR 게이트(10)의 출력은 출력단자(11)에 연결하여 된 것으로서 이러한 본 고안 장치의 작용 효과는 제2a-d도를 참조하여 설명하면, 제2a도와 같이 비교기(2)의 입력단(+,-)에 인가되는 두 신호가 상관성이 클 때 적분기(7)의 출력(Vref)은 V2<Vref<V1가 되고 비교기(8)의 출력은 로우 비교기(9)의 출력은 로우가 되므로 따라서 익스클루시브 OR 게이트(10)의 출력은 로우이다.Referring to FIG. 1, the device of the present invention is configured to connect the video signal input terminal 1 to the non-inverting input terminal (+) of the comparator 2 and to the 1H delay element 3, and to carry the 1H delay. The output of (3) is connected to the input of the summer (4) and the delay (5), and the output of the delay (5) is connected to one input of the summer (4) to the output of the summer (4) The attenuator 6 is connected to the inverting input terminal (-) of the comparator 2, and the output terminal of the comparator 2 is connected to the non-inverting input terminal (+) and the comparator (8) of the comparator 8 through the integrator (7). 9) respectively, and apply reference voltages (V 1 , V 2 ) to the inverting input terminal (-) of the comparator 8 and the non-inverting input terminal (+) of the comparator 9, respectively. At the same time, the output terminal of the comparator 8, 9 is connected to the output terminal 11 of the output of the exclusive OR gate 10, and the operation and effect of the present device will be described with reference to FIGS. 2a and A comparator (2) input terminals (+, -) of the output of the output (Vref) of the two signals is greater correlation integrator (7) to be applied to is a V 2 <Vref <V 1 comparator 8 is low comparator The output of 9 is low, so the output of the exclusive OR gate 10 is low.

제2b도와 같이 비교기(2)에 입력단(+,-)에 인가되는 두 신호가 상관성이 없을 때에는 즉 입력(-)신호가 밝은 신호이고 1H 지연된 입력(+) 신호가 어두운 신호라면 적분기(7)의 출력(Vref)은 V2<V1<Vref가 되고 비교기(8)의 출력은 하이 비교기(9)의 출력은 로우가 된다.When the two signals applied to the input terminals (+,-) to the comparator 2 are not correlated, as shown in FIG. 2B, if the input (-) signal is a bright signal and the 1H delayed input (+) signal is a dark signal, the integrator 7 The output of Vref becomes V 2 <V 1 <Vref and the output of the comparator 8 becomes high and the output of the comparator 9 becomes low.

따라서 익스클루시브 OR 게이트(10)의 출력은 하이가 된다.Therefore, the output of the exclusive OR gate 10 goes high.

이제 제1도를 참조하여 설명하면, 입력단자(1)에 입력되는 복합 영상 색신호는 비교기(2)의 입력단(+)에 입력되고, 또한 1H 지연소자(3)에 입력되어 1H 지연소자(3)의 출력은 지연기(5)를 통하여 합산기(4)의 한쪽 입력에 된다.Referring now to FIG. 1, the composite image color signal input to the input terminal 1 is input to the input terminal (+) of the comparator 2 and is also input to the 1H delay element 3 so as to provide a 1H delay element 3. ) Is output to one input of the summer 4 via the delayer 5.

한편 1H 지연소자(3)의 다른 하나의 출력단자는 1H 지연소자(3)의 중간 출력단자로써 1H τ(즉 예를 들면 1H=63.5㎲ec이고, τ=색신호 중심 주파수의 반주기에 해당함)의 지연량을 가지는 출력단자로서 상기의 합산기(4)의 다른 한쪽의 입력이 된다.On the other hand, the other output terminal of the 1H delay element 3 is an intermediate output terminal of the 1H delay element 3 and delays 1H τ (ie, 1H = 63.5 ㎲ec and τ = half cycle of the color signal center frequency). As an output terminal having a quantity, the other end of the summer 4 is input.

상기의 합산기(4)에서는 두 입력 신호를 가산하여 색신호 성분만 위상반전 즉 예를 들면 YD+CD를 YD-CD로 변환하여 1/2 감쇄기(6)를 통하여 상기의 비교기(2)의 입력단(-)에 인가된다.Of the comparator via the two input color signal is added to only the component that is phase-inverted signal, for example Y + D converts the C D to Y D D -C 1/2 attenuator (6) in the adder (4) of the ( 2) is applied to the input terminal (-).

상기 비교기(2)의 입력단(+)에는 Y+C가 입력되고 입력단(-)에는 YD-CD가 입력되므로 비교기(2)의 출력은(09)은 아래와 같다.Since Y + C is input to the input terminal (+) of the comparator 2 and Y D -C D is input to the input terminal (−), the output of the comparator 2 is (0 9 ) as follows.

한편 영상신호 라인 상관이 있을 때 Y=YD, C+CD=0이므로 식(1)=0이다.On the other hand, when there is video signal line correlation, Y = Y D and C + C D = 0, so that equation (1) = 0.

영상신호 라인 상관성이 없을 때 Y≠YD, C+CD≠=0이므로 식(1)≠0이다.When there is no video signal line correlation, Y ≠ Y D and C + C D ≠ = 0, thus Equation (1) ≠ 0.

따라서 적분기(7)에서 상기 비교기(2)의 출력을 비교 전압으로 변환하여 비교기(8,9)에 인가한다.Therefore, the integrator 7 converts the output of the comparator 2 into a comparison voltage and applies it to the comparators 8 and 9.

비교기(8,9)는 각각 기준전압 V1및 V2가 인가되어 있는 상태에서 적분기(7)의 출력을 Vref라 한다면,If the comparators 8 and 9 are the outputs of the integrator 7 with the reference voltages V 1 and V 2 applied, respectively, Vref,

의 관계가 성립하도록 V1및 V2의 값을 설정하면 상기 비교기(8,9)의 출력에 의해 익수클루시브 OR 게이트(10)에 의해 상관성의 유무를 판별할 수 있다.When the values of V 1 and V 2 are set such that the relationship between is satisfied, the presence or absence of correlation can be determined by the submerged OR gate 10 by the outputs of the comparators 8 and 9.

또한 색신호 위상 반전기의 원리에 대해서 구체적으로 설명하여 1H 지연소자(3)의 중간 출력(06)을 06=SinW(t-1H+τ)라 하면, 05=SinW(t-1H-τ)가 된다.In addition, the principle of the color signal phase inverter will be described in detail. When the intermediate output (0 6 ) of the 1H delay element 3 is 0 6 = SinW (t-1H + τ), 0 5 = SinW (t-1H- τ).

따라서 합산기(4)의 출력(017)은Thus the output of summer 4 (0 17 ) is

이 된다.Becomes

여기서(단 sc는 색신호 중심 주파수 즉, 3.579545MHZ이다.)로 선정하기로 한다.here (Where sc is the color signal center frequency, that is, 3.579545MHZ).

또한 W=2πf 이므로Also, W = 2πf

가 된다.Becomes

식(6)의 SinW(t-1H)의 계수의 f를 제2d도의 빗금 영역의 값을 선택한다면 즉,이라면 식(6)은 결과적으로 위상 반전된다.Coefficient of SinW (t-1H) in formula (6) If f chooses the value of the hatched area of 2d, Equation (6) results in phase reversal.

또한 W=2πf 이므로가 된다.Also, W = 2πf Becomes

식(6)의 SinW(t-1H)의 계수의 f를 제2d도의 빗금 영역의 값을 선택한다면 즉,이라면 식(6)은 결과적으로 위상 반전된다.Coefficient of SinW (t-1H) in formula (6) If f chooses the value of the hatched area of 2d, Equation (6) results in phase reversal.

따라서 017을 다시 표현하면 017=2(YD-CD)가 되고 1/2 감쇄기(6)에서 레벨 조정되어 상기 비교기(2)의 입력단(-)에 가해진다.Therefore, if 0 17 is represented again, 0 17 = 2 (Y D -C D ), and the level is adjusted in the 1/2 attenuator 6 and applied to the input terminal (-) of the comparator 2.

이하 동작은 앞에서 설명한 바와 같다.The operation is as described above.

또한 비교기(2)의 입력단(+,-)에 휘도 신호 성분을 인가하여도 1H 라인의 휘도 상관성을 판단할 수 있다.In addition, even when a luminance signal component is applied to the input terminals (+,-) of the comparator 2, the luminance correlation of the 1H line can be determined.

이상에서 설명한 바와 같이 본 고안에 의하여 간단한 회로 구성에 의하여 복합 영상 휘도신호 뿐만 아니라 영상 색신호의 1H라인 상관성의 판별을 가능하게 하여 제품의 신뢰도를 향상시킬 수 있다.As described above, the present invention enables the discrimination of 1H line correlation of not only the composite video luminance signal but also the image color signal by a simple circuit configuration, thereby improving the reliability of the product.

Claims (1)

영상 신호 입력단자(1)를 비교기(2)의 비반전 입력단(+)에 연결함과 동시에 1H 지연소자 (3)에 연결하고, 1H 지연소자(3)의 출력단은 합산기(4)와 지연기(5)의 입력단에 연결하며, 지연기(5)의 출력단은 합산기(4)의 일측 입력단에 연결하여 합산기(4)의 출력을 1/2 감쇄기(6)를 통하여 비교기(2)의 반전입력단(-)에 연결하고, 비교기(2)의 출력단은 적분기(7)를 통하여 비교기(8)의 비반전 입력단(+)과 비교기(9)의 반전입력단(-)에 각각 연결하며, 비교기(8)의 반전 입력단(-)과 비교기(9)의 비반전 입력단(+)에는 기준전압(V1,V2)을 각각 인가함과 동시에 비교기(8,9)의 출력을 익스클루시브 OR 게이트(10)의 입력단에 비교기(8,9)의 출력을 익스클루시브 OR 게이트(10)의 입력단에 연결하고 익스클루시브 OR 게이트(10)의 출력은 출력단자(11)에 연결하고, 익스클루시브 OR 게이트(10)의 출력은 출력단자(11)에 연결하여된 복합 영상신호의 1수평 주기 라인(1H Line) 상관성 판별장치.The video signal input terminal 1 is connected to the non-inverting input terminal (+) of the comparator 2 and to the 1H delay element 3, and the output terminal of the 1H delay element 3 is delayed with the summer 4 The output of the delayer 5 is connected to one input of the summer 4, and the output of the summer 4 is reduced through a half attenuator 6. Is connected to the inverting input terminal (-) of the comparator 2, and the output terminal of the comparator 2 is connected to the non-inverting input terminal (+) of the comparator 8 and the inverting input terminal (-) of the comparator 9 through the integrator 7, The reference voltages V 1 and V 2 are applied to the inverting input terminal (-) of the comparator 8 and the non-inverting input terminal (+) of the comparator 9, respectively, and the outputs of the comparators 8 and 9 are exclusively applied. The output of the comparators 8, 9 is connected to the input of the OR gate 10 to the input of the exclusive OR gate 10 and the output of the exclusive OR gate 10 is connected to the output terminal 11, Exclusive OR Gate ( The output of 10) is one horizontal period line (1H Line) correlation determination device of the composite video signal connected to the output terminal (11).
KR2019870005867U 1987-04-22 1987-04-22 1h line relative detecting of complete video signal KR900005105Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870005867U KR900005105Y1 (en) 1987-04-22 1987-04-22 1h line relative detecting of complete video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870005867U KR900005105Y1 (en) 1987-04-22 1987-04-22 1h line relative detecting of complete video signal

Publications (2)

Publication Number Publication Date
KR880020894U KR880020894U (en) 1988-11-30
KR900005105Y1 true KR900005105Y1 (en) 1990-06-08

Family

ID=19262035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870005867U KR900005105Y1 (en) 1987-04-22 1987-04-22 1h line relative detecting of complete video signal

Country Status (1)

Country Link
KR (1) KR900005105Y1 (en)

Also Published As

Publication number Publication date
KR880020894U (en) 1988-11-30

Similar Documents

Publication Publication Date Title
KR950002377A (en) Interlaced / sequential scan converter with double smoothing
KR910013858A (en) Contour correction circuit and method
KR100332846B1 (en) Method of determining the noise component in a video signal
US4410912A (en) Method of generating a video aperture correction signal
KR900005105Y1 (en) 1h line relative detecting of complete video signal
JPS5815376A (en) Amplitude detecting circuit for television signal
JPS57142051A (en) Clock pickup circuit
KR870004615A (en) Image transition detector
JPS5829910B2 (en) Image signal correlation processing method
JPS5529869A (en) Electrostatic recorder
JPS60241375A (en) Clamping circuit of television signal system
KR920020936A (en) Flare Correction Circuit for Video Camera
CN217034085U (en) Low-voltage differential signal detection device
KR950003030B1 (en) Clamping circuit
US5831455A (en) Polarity detector
JP2692506B2 (en) Amplitude peak value detector
KR960002558Y1 (en) Gate pulse generating circuit of auto white balance
SU1075442A1 (en) Device for extracting rectangular contours in television image
KR950001314A (en) High Impedance Measurement Circuit
SU1483670A1 (en) Device for amplitude stabilization of video signal
JPH0321104Y2 (en)
KR960019237A (en) Mode discrimination method for VTR and its discrimination circuit
SU1707554A1 (en) Pulse amplitude-to-dc voltage converter
JPH02182083A (en) Aperture compensation circuit
JPS63258169A (en) Cyclic noise reducer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010531

Year of fee payment: 12

EXPY Expiration of term