KR900004183Y1 - Functioning circuit of prior mode if recovering electric power - Google Patents
Functioning circuit of prior mode if recovering electric power Download PDFInfo
- Publication number
- KR900004183Y1 KR900004183Y1 KR2019860016419U KR860016419U KR900004183Y1 KR 900004183 Y1 KR900004183 Y1 KR 900004183Y1 KR 2019860016419 U KR2019860016419 U KR 2019860016419U KR 860016419 U KR860016419 U KR 860016419U KR 900004183 Y1 KR900004183 Y1 KR 900004183Y1
- Authority
- KR
- South Korea
- Prior art keywords
- power
- gate
- switch
- control signal
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/026—Control of operating function, e.g. switching from recording to reproducing by using processor, e.g. microcomputer
Abstract
내용 없음.No content.
Description
본 고안의 회로도.Circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
5 : 지연회로 10 : 제어회로5 delay circuit 10 control circuit
OR1∼OR3: 오아게이트 AN1,AN2: 앤드게이트OR 1 to OR 3 : Oagate AN 1 , AN 2 : Endgate
Q1,Q2: 트랜지스터 R1,R9: 저항Q 1 , Q 2 : Transistors R 1 , R 9 : Resistance
MIC : 시스콘 마이콤 C1,C2: 콘덴서MIC: Syscon Micom C 1 , C 2 : Capacitor
SW1: 애프터로딩 스위치 SW2: 픽쳐 서어치 스위치SW 1 : After Loading Switch SW 2 : Picture Search Switch
SW3: 전원 스위치 SW4: 재생스위치SW 3 : Power switch SW 4 : Regeneration switch
본 고안은 VTR의 동작중에 정전이 되었다가 다시 복귀되면 정전되기전에 수행하고 있던 모우드를 자동적으로 수행할 수 있도록한 정전 복귀시 전 모우드 수행 회로에 관한 것이다.The present invention relates to a circuit for performing all mode at the time of power failure when the power failure is restored during the operation of the VTR, and then the mode that was performed before the power failure is automatically performed.
종래에는 VTR이 녹화 동작중이거나 재생동작 중일 때 정전이 되면 VTR은 재생 또는 녹화중인 상태로 정지하게 되고 정전이 복귀되어 전원이 인가되면 VTR의 시스콘 마이콤은 최초 시작 상태가 되어 재생동작 (PB모우드)에서 정전이 되었을때에는 정지 모우드로 되돌아 오게되며 타이머 예약 녹화중에 정전이 되었을때에는 타이머 마이콤의 정전 복귀시 타이머 예약중이거나 예약 대기중임을 알리는 인식 콘트롤이 있어서 녹화 상태로 들어가게 된다.Conventionally, if a power failure occurs while the VTR is recording or reproducing, the VTR stops playing or recording. When the power is restored and the power is applied, the Syscon Micom of the VTR becomes the initial start state. In case of power outage, it returns to stop mode and when the power outage occurs during timer reservation recording, it enters the recording state because there is a recognition control that informs the timer reservation or reservation standby when the power failure of timer micom returns.
따라서 VTR의 재생동작 중일 때 정전이 되었다가 복귀되면 VTR은 정지모우드로 되돌아오게 되므로 사용자는 다시 재생스위치를 눌러야만 VTR을 시정할 수 있어 사용상 번거로움이 따르는 것이었다.Therefore, if the power failure is restored during the regeneration operation of the VTR, the VTR is returned to the stop mode, so the user can press the regeneration switch to correct the VTR, which is cumbersome in use.
본 고안은 이와 같은 점을 감안하여 재생 모우드를 수행하는 VTR이 정전이 되었다가 복귀되면 계속 재생 모우드를 수행할 수 있도록 한 정전 복귀시 전 모우드 수행 회로로써 정전후 복귀되면 논리 소자의 조합에 의하여 시스콘 마이콤에 전원 투입 콘트롤 신호가 인가되고 지연회로와 제어회로에 의하여 재생 콘트롤 신호는 전원투입 신호 보다 지연되어 시스콘 마이콤에 인가되도록 한 것이다.In view of the above, the present invention is a pre-mode execution circuit that allows the recovery mode to continue when the VTR performing the playback mode is restored after a power failure. The power-on control signal is applied to the cone micom, and the regeneration control signal is delayed than the power-on signal by the delay circuit and the control circuit to be applied to the ciscon micom.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
인가되는 전원(B+)은 저항(R1)을 통한후 애프터로딩(AFTER LOADING) 스위치(SW1)와 픽쳐서어치(PICTURE SEARCH) 스위치(SW2)를 통하여 오아게이트(OR1)에 인가됨과 동시에 저항(R2)이 연결된 콘덴서(C1)에 충전된 후 앤드게이트(AN1)의 타측에 인가되게 구성하고 앤드게이트(AN1)의 일측에는 상기 오아게이트(OR1)의 출력이 인가되게 구성하며 앤드게이트(AN1)의 출력은 다이오드(D1)를 통하여 지연회로(5)에 인가됨과 동시에 앤드게이트(AN2)의 타측에 인가되게 구성한다.The applied power (B + ) is applied to the oragate (OR 1 ) through the resistor R 1 and then through the AFTER LOADING switch (SW 1 ) and the PICTURE SEARCH switch (SW 2 ). soon as this at the same time, the resistance (R 2) the output of the associated capacitor (C 1) aND gates (aN 1) has one side of the configuration to be applied to the other side, and the aND gate (aN 1) the Iowa gate (OR 1), after filled in The output of the AND gate AN 1 is configured to be applied to the delay circuit 5 through the diode D 1 and to the other side of the AND gate AN 2 .
이때 애프터 로딩스위치(SW1)와 픽쳐 서어치 스위치(SW2)는 한번 누르면 '온'상태를 유지하고 다시 한번 누르면 '오프'상태를 유지하며 앤드게이트(AN1)의 타측에 전원(B+)이 콘덴서(C1)에서 충전된후 인가시키는 이유는 정전복귀시 순간적인 전원 공급에 의하여 오동작하게 되는 것을 방지해 주기 위함이다.At this time, the after loading switch (SW 1 ) and the picture search switch (SW 2 ) are pressed once to maintain the 'on' state, and once again to maintain the 'off' state, the power to the other side of the AND gate (AN 1 ) (B + ) Is applied after the capacitor (C 1 ) is charged to prevent malfunction due to instantaneous power supply during power failure.
그리고 타이머 마이콤에서 인가되는 타이머 모우드 콘트롤 신호는 앤드게이트(AN2)의 일측과 시스콘 마이콤(MIC)에 인가되게 구성하되 이때의 타이머 모우드 콘트롤 신호는 타이머 예약중이거나 타이머 대기중임을 알리는 인식 콘트롤 신호로써 타이머 모우드시에 로우레벨로 인가되게 되고 타이머 모우드 이외에는 하이레벨로 인가되게 된다.The timer mode control signal applied from the timer micom is configured to be applied to one side of the AND gate (AN 2 ) and the ciscon micom (MIC). As a result, it is applied at a low level in the timer mode, and is applied at a high level except the timer mode.
또한 앤드게이트(AN2)의 출력은 전원스위치(SW3)가 연결된 오아게이트(OR2)에 인가되게 구성하고 상기 오아게이트(OR2)의 출력은 시스콘 마이콤(MIC)에 전원 콘트롤 신호로써 인가되게 구성하며 상기 전원스위치(SW3)에는 저항(R4)을 통하여 전원(B+)이 인가되게 구성한다.In addition, the output of the AND gate (AN 2 ) is configured to be applied to the oragate (OR 2 ) connected to the power switch (SW 3 ) and the output of the oragate (OR 2 ) as a power control signal to the ciscon micom (MIC) It is configured to be applied to the power switch (SW 3 ) is configured to be applied to the power (B + ) through the resistor (R 4 ).
그리고 앤드게이트(AN1)의 출력은 저항(R3)과 콘덴서(C2)로 구성된 지연회로(5)를 통하여 에미터가 접지된 트랜지스터(Q1)의 베이스에 인가되게 구성하고 상기 트랜지스터(Q1)의 콜렉터에는 저항(R5)을 통하여 전원(B+)을 인가시킴과 동시에 저항(R6)(R7)을 통하여 에미터가 접지된 트랜지스터(Q2)의 베이스를 연결하며 상기 트랜지스터(Q2)의 콜렉터에는 저항(R8)을 통하여 전원(B+)을 인가시킴과 동시에 오아게이트(OR3)의 타측을 연결하여 제어회로(10)를 구성한다.The output of the AND gate AN 1 is configured such that the emitter is applied to the base of the transistor Q 1 grounded through a delay circuit 5 composed of a resistor R 3 and a capacitor C 2 . The collector of Q 1 ) is supplied with a power source B + through a resistor R 5 and at the same time the base of the transistor Q 2 with the emitter grounded through a resistor R 6 and R 7 . at the same time as the collector of the transistor (Q 2) it has Sikkim applying the power (B +) through a resistor (R 8) connected to the other side of the Iowa gate (OR 3) to constitute a control circuit 10.
이때 오아게이트(OR3)의 일측에는 저항(R9)과 재생스위치(SW4)를 통하여 전원(B+)이 인가되게 구성하고 오아게이트(OR3)의 출력은 시스콘 마이콤(MIC)이 재생 콘트롤 신호로써 인가되게 구성한다.The Iowa gate output cis cone microcomputer (MIC) of (OR 3), the resistance (R 9) and reproduction switch and Iowa gate configured to be applied to the power (B +) through (SW 4) (OR 3) one side of the It is configured to be applied as a reproduction control signal.
한편 본 고안의 전원스위치(SW3) 및 재생스위치(SW4)는 누를때만 '온'되고 누르지 않을때는 '오프'되는 스위치이다.Meanwhile, the power switch SW 3 and the regeneration switch SW 4 of the present invention are 'on' only when pressed and 'off' when not pressed.
이와 같이 구성된 본 고안에서 VTR이 재생 동작을 행하도록 하려면 먼저 누를때만 '온'되는 전원스위치(SW3)를 눌러 전원(B+)이 저항(R4)과 전원 스위치(SW3) 및 오아게이트(OR2)를 통하여 시스콘 마이콤(MIC)에 전원 콘트롤 신호로 인가되므로 시스콘 마이콤(MIC)에서는 이를 인식하여 전원 투입 상태가 되고 또한 누를때만 '온'되는 재생스위치(SW4)를 눌러 전원(B+)이 저항(R9)과 재생스위치(SW4) 및 오아게이트(OR3)를 통한후 시스콘 마이콤(MIC)에 재생 콘트롤 신호로 인가되게 하므로써 시스콘 마이콤(MIC)은 재생 동작을 수행하게 된다.In order to make the VTR perform the regeneration operation in the present invention configured as described above, the power source (B + ) is the resistor (R 4 ), the power switch (SW 3 ) and the oar gate by pressing the power switch (SW 3 ) which is 'on' only when pressed first. As the power control signal is applied to the MIC via the (OR 2 ), the MIC recognizes this and turns on the power and presses the regeneration switch (SW 4 ) which is 'on' only when pressed. The siscon micom (MIC) is regenerated by allowing (B + ) to be applied as a regeneration control signal to the siscon micom (MIC) through the resistor (R 9 ), the regeneration switch (SW 4 ), and the oragate (OR 3 ). Will be performed.
즉 누를때만 '온'되는 전원스위치(SW3)를 눌러 전원 콘트롤 신호를 인가시켜 주어 시스콘 마이콤(MIC)에서 전원 투입 상태가 되게한 후 누를때만 '온'되는 재생스위치(SW4)를 눌러 재생 콘트롤 신호를 인가시킴으로써 시스콘 마이콤(MIC)에서는 재생 동작을 수행시키게 되는 것이다.In other words, press the power switch (SW 3 ) that is 'on' only when pressed to apply the power control signal, and then turn on the power in the Syscon Micom (MIC), and then press the playback switch (SW 4 ) that is 'on' only when pressed. By applying the reproduction control signal, the Syscon Microcomputer (MIC) performs the reproduction operation.
이때 전원스위치(SW3)와 재생스위치(SW4)는 누를 때 이외에는 '오프'상태를 유지하게 된다.At this time, the power switch (SW 3 ) and the regeneration switch (SW 4 ) is maintained in the 'off' state except when pressed.
이와 같이 재생 동작을 수행하는 VTR에서 정전이 되어 동작이 정지된 후에 다시 정전 복귀되면 전원(B+)이 하이레벨로 인가되는 순간 애프터로딩 스위치(SW1)나 픽쳐서어치 스위치(SW2)의 '온'상태로 감지하게 되는데 픽쳐 서어치 스위치(SW2)나 애프터로딩 스위치(SW1)중 하나라도 '온'되어 있으면 오아게이트(OR1)의 출력이 하이레벨이 되어 앤드게이트(AN1)의 일측에 인가된다.In this way, if a power failure occurs in the VTR performing the reproducing operation and the operation is stopped and then the power failure is restored, the moment of the afterloading switch SW 1 or the picture search switch SW 2 is applied to the power supply B + at a high level. If it is detected as 'ON' and either the picture search switch (SW 2 ) or the afterloading switch (SW 1 ) is 'ON', the output of the ORA gate (OR 1 ) becomes high level and the AND gate (AN 1 Is applied to one side.
즉 정전 복귀후 전원(B+)이 인가될 때 애프터로딩 스위치(SW1)가 '온'되어 있으면 오아게이트(OR1)의 출력은 하이레벨로 되고 또한 애프터로딩 스위치(SW1)는 '오프'되어 있는 픽쳐서어치 스위치(SW2)가 '온'되어 있으면 오아게이트(OR1)의 출력은 하이레벨이 되며 이때 애프터로딩 스위치(SW1)나 픽쳐 서어치 스위치(SW2)는 한번 누르면 '온'상태를 유지하고 다시 한번 누르면 '오프'상태를 유지하게 되는 스위치이다.That is, if the afterloading switch SW 1 is 'on' when the power supply B + is applied after the power failure, the output of the oragate OR 1 becomes high level and the afterloading switch SW 1 is turned off. When the Picture Search Switch (SW 2 ) is set to 'On', the output of the ORA Gate (OR 1 ) is at a high level, and when the After Loading Switch (SW 1 ) or Picture Search Switch (SW 2 ) is pressed once, It is a switch that keeps the 'on' state and presses it again to maintain the 'off' state.
그리고 앤드게이트(AN1)의 타측 입력은 정전 복귀시 인가되는 전원(B+)이 콘덴서(C1)에서 충전된후 인가되게 되므로 앤드게이트(AN1)의 타측 입력에는 정전복귀후 콘덴서(C1)의 충전 시간후에 하이레벨로 인가되게 되며 앤드게이트(AN1)의 하이레벨 출력은 역방향 저지용 다이오드(D1)를 통한 후 앤드게이트(AN2)의 일측과 지연회로(5)에 인가되어 진다.And the other input of the AND gate (AN 1 ) is applied after the power (B + ) applied in the return of the blackout is charged in the capacitor (C 1 ), so the other input of the AND gate (AN 1 ) is a capacitor (C) after the power failure 1) is to be applied at a high level after the filling time the high level output of the aND gate (aN 1) is applied to one side of the delay circuit (5) of the aND gate (aN 2), and then through the diode (D 1) for reverse blocking It is done.
이때 콘덴서(C1)에서 일시 지연시키는 이유는 정전 복귀시 순간적으로 인가되는 전원(B+)에 의하여 회로가 오동작하게 되는 것을 방지하기 위함이다.At this time, the reason for the temporary delay in the condenser C 1 is to prevent the circuit from malfunctioning by the power source B + applied momentarily upon the return of the power failure.
한편 앤드게이트(AN1)의 출력이 다이오드(D1)를 통하여 타측에 인가되는 앤드게이트(AN2)의 일측 입력은 타이머 마이콤에서 인가되는 타이머 모우드 콘트롤 신호가 인가되는데, 타이머 모우드시에는 로우레벨로 인가되고 현재와 같이 타이머 모우드가 아닐때에는 하이레베로 인가되게 된다.The end side input of the gate (AN 1) AND gates (AN 2) applied to the output is at the other side via a diode (D 1) of the can there is a timer The mode control signal is applied from the timer microcomputer is, timer modal when there a low level If the timer mode is applied and the timer mode is not as current, it is applied to the high level.
따라서 타이머 모우드가 아니므로 타이머 모우드 콘트롤 신호가 하이레벨로 인가되어 앤드게이트(AN1)의 하이레벨 출력이 인가되는 앤드게이트(AN2)의 출력은 하이레벨로 출력되며 이러한 앤드게이트(AN2)의 하이레벨 출력은 오아게이트(OR2)에 인가되어 오아게이트(OR2)의 출력이 하이레벨로 나타나게 되므로 시스콘 마이콤(MIC)에 전원 투입 콘트롤 신호로 인가되므로써 전원스위치(SW3)를 한번 누른 결과와 동일하게 시스콘 마이콤(MIC)에서는 전원 투입 상태가 되게 한다.Therefore, not a timer modal timer The mode control signal is applied at a high level output of the AND gate (AN 1) AND gates (AN 2) which is applied to the high level output of is output at a high level such AND gate (AN 2) a high-level output Iowa gate (OR 2) applied to the Iowa gate (OR 2) output is applied to so appear to the high level to the system con power-control signal to the microcomputer (MIC) doemeurosseo once the power switch (SW 3) of the In the same manner as the pressed result, the power is turned on in the MIC.
즉, 정전복귀시에 전원스위치(SW3)를 사용자가 누르지 않아도 시스콘 마이콤(MIC)에는 전원 투입 콘트롤 신호가 인가되게 된다.That is, even when the user does not press the power switch SW 3 at the time of power failure, the power-on control signal is applied to the scissor micom MIC.
이때 전원스위치(SW3)는 누를때만 '온'되는 스위치이므로 정전 복귀시에는 전원스위치(SW3)가 '오프'상태를 유지하게 된다.At this time, the power switch (SW 3 ) is a switch that is 'on' only when pressed, so the power switch (SW 3 ) is maintained in the 'off' state when the power failure returns.
그리고 다이오드(D1)를 통한 앤드게이트(AN1)의 하이레벨 신호는 저항(R3)과 콘덴서(C2)로 구성된 지연회로(5)의 콘덴서(C2)에 충전되는데 콘덴서(C2)에 충전된 전하가 트랜지스터(Q1)의 바이어스 전위가 될 때 트랜지스터(Q1)는 '턴온'되게 된다.And the high-level signal of a diode AND gate through a (D 1) (AN 1) is there is charge in the capacitor (C 2) of the delay circuit (5) consisting of a resistor (R 3) and capacitor (C 2) capacitors (C 2 ), the transistor (Q 1) when the charge is to be the bias voltage of the transistor (Q 1) is filled in to be 'turned on'.
트랜지스터(Q1)가 '턴온'되면 제어회로(10)의 트랜지스터(Q1)의 콜렉터 전위가 떨어져 저항(R6)(R7)으로 바이어스되는 트랜지스터(Q2)의 베이스측에 바이어스 전위가 인가되지 않아 트랜지스터(Q2)는 '턴오프'되게 되므로써 트랜지스터(Q2)의 콜렉터 전위가 하이레벨이 된다.When the transistor Q 1 is 'turned on', the collector potential of the transistor Q 1 of the control circuit 10 is dropped and a bias potential is applied to the base side of the transistor Q 2 which is biased to the resistor R 6 (R 7 ). Since it is not applied, transistor Q 2 is 'turned off' so that the collector potential of transistor Q 2 becomes high level.
이렇게 트랜지스터(Q2)의 콜렉터측에서 출력되는 하이레벨 전위는 오아게이트(OR3)에 인가되어 오아게이트(OR3)의 출력측으로 하이레벨 신호를 출력시켜 시스콘 마이콤(MIC)에 재생 콘트롤 신호로 인가시켜 주게 되므로써 재생스위치(SW4)를 한번 누른 결과와 동일하게 시스콘 마이콤(MIC)에서는 재생 동작을 수행하게 된다.This transistor is applied to the high-level voltage is output from the collector side of the (Q 2) is Iowa gate (OR 3) Iowa gate (OR 3) to output a high level signal to the output side sheath cone reproduction control signal to the microcomputer (MIC) of As the result of pressing the regeneration switch SW 4 once, the reconstruction operation is performed in the MIC.
정전 복귀시에 재생스위치(SW4)를 사용자가 누르지 않아도 시스콘 마이콤(MIC)에는 재생 콘트롤 신호가 인가되므로 재생 동작으로 수행하게 되는 것이다.Even if the user does not press the regeneration switch SW 4 when the power failure is restored, the regeneration control signal is applied to the scissor micom MIC, so that the regeneration operation is performed.
이때 재생스위치(SW4)는 누를때만 '온'되는 스위치이므로 정전 복귀시에는 재생스위치(SW4)가 '오프'상태를 유지하게 된다.At this time, since the regeneration switch SW 4 is switched on only when pressed, the regeneration switch SW 4 maintains the 'off' state when the power failure returns.
한편 본 고안에서 지연회로(5)를 이용하여 재생 콘트롤 신호의 출력을 일정시간 지연시켜 준 이유는 시스콘 마이콤(MIC)은 전원이 투입된 후에야 외부 콘트롤 신호를 받아 들이기 때문에 오아게이트(OR2)에서 전원 투입 콘트롤 신호가 시스콘 마이콤(MIC)에 인가되고 나서 일정시간후에 오아게이트(OR3)에서 재생 콘트롤 신호를 인가시켜 주는 것이다.On the other hand, the reason for delaying the output of the playback control signal for a predetermined time using the delay circuit 5 in the present invention is that the OAC gate (OR 2 ) because the MIC receives the external control signal only after the power is turned on. After the power-on control signal is applied to the scissor microcomputer (MIC), a regeneration control signal is applied from the oragate (OR 3 ) after a predetermined time.
즉, 전원스위치(SW3)보다 먼저 재생스위치(SW4)를 누르게 되면 VTR은 동작하지 않기 때문이다.That is, when the regeneration switch SW 4 is pressed before the power switch SW 3 , the VTR does not operate.
이상에서와 같이 본 고안은 재생 동작을 수행하다가 정전이 된 후 복귀되면 오아게이트(OR1)와 앤드게이트(AN1)(AN2)를 통하여 오아게이트(OR2)를 동작시킴으로써 시스콘 마이콤(MIC)에 전원 투입 콘트롤 신호를 인가시켜 주고 지연회로(5)와 제어회로(10)를 통하여 오아게이트(OR3)를 동작시킴으로써 전원 투입 콘트롤 신호 보다 일정시간 늦게 개생 콘트롤 신호를 시스콘 마이콤(MIC)에 인가되도록 한 것으로써 재생 모우드 수행중 정전이 되었다가 복귀되면 다른 스위칭의 조작 없이 곧바로 재생 동작을 수행할 수 있어 VTR의 사용상 편리한 이점이 있는 것이다.As described above, the present invention performs the regeneration operation and then returns after the power failure, and operates the oragate (OR 2 ) through the oragate (OR 1 ) and the end gate (AN 1 ) (AN 2 ) to the ciscon micom ( The power supply control signal is applied to the MIC) and the OA gate (OR 3 ) is operated through the delay circuit 5 and the control circuit 10 so that the regenerative control signal is delayed for a predetermined time later than the power supply control signal. When the power failure is performed during the regeneration mode and then returned, the regeneration operation can be performed immediately without any other switching operation.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860016419U KR900004183Y1 (en) | 1986-10-24 | 1986-10-24 | Functioning circuit of prior mode if recovering electric power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860016419U KR900004183Y1 (en) | 1986-10-24 | 1986-10-24 | Functioning circuit of prior mode if recovering electric power |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880008518U KR880008518U (en) | 1988-06-29 |
| KR900004183Y1 true KR900004183Y1 (en) | 1990-05-12 |
Family
ID=19256528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860016419U KR900004183Y1 (en) | 1986-10-24 | 1986-10-24 | Functioning circuit of prior mode if recovering electric power |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900004183Y1 (en) |
-
1986
- 1986-10-24 KR KR2019860016419U patent/KR900004183Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880008518U (en) | 1988-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60160333A (en) | Electronic device | |
| KR900004183Y1 (en) | Functioning circuit of prior mode if recovering electric power | |
| US4792867A (en) | Synchronizing circuit for dubbing apparatus | |
| KR890003588Y1 (en) | Timer mode changing circuit of vtr | |
| JPS6316029Y2 (en) | ||
| JPS6312415Y2 (en) | ||
| KR870001261Y1 (en) | False play preventing circuit | |
| KR920007991Y1 (en) | Back-up switching circuit for micro computer | |
| KR930001593Y1 (en) | Operating control circuit for on-screen indicating | |
| KR940000245Y1 (en) | Misdrive protecting circuit for audio deck | |
| JPS6316030Y2 (en) | ||
| KR910003208Y1 (en) | Dubbing connecting apparatus for camcorder | |
| KR910008169Y1 (en) | Stand by holding device of timer | |
| JPS5842528B2 (en) | Jikiki Rokusai Seisouchi | |
| KR870002317Y1 (en) | Wrong operation prevention circuit | |
| KR910008347Y1 (en) | Remocon operating circuit of manual-operated turntable | |
| JP2595653B2 (en) | Tape recorder | |
| JPS604305Y2 (en) | Muting circuit | |
| KR930005604Y1 (en) | Miss recoding prevention equipment for vcr | |
| KR910004442Y1 (en) | Temporarily stop mode practice circuit | |
| KR890000167Y1 (en) | Pause mode of video tape recorder | |
| KR890000836B1 (en) | Continuous reproducing circuit of tape recorder | |
| KR900008855Y1 (en) | Double deck reproducing control apparatus | |
| KR0181275B1 (en) | Method for giving the priority to camera mode recording | |
| JPS626655Y2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19961231 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |