KR870002317Y1 - Wrong operation prevention circuit - Google Patents
Wrong operation prevention circuit Download PDFInfo
- Publication number
- KR870002317Y1 KR870002317Y1 KR2019840012937U KR840012937U KR870002317Y1 KR 870002317 Y1 KR870002317 Y1 KR 870002317Y1 KR 2019840012937 U KR2019840012937 U KR 2019840012937U KR 840012937 U KR840012937 U KR 840012937U KR 870002317 Y1 KR870002317 Y1 KR 870002317Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- resistor
- switch
- base
- deck
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/10—Manually-operated control; Solenoid-operated control
- G11B15/103—Manually-operated control; Solenoid-operated control electrically operated
Landscapes
- Electronic Switches (AREA)
Abstract
내용 없음.No content.
Description
제 1 도는 본 고안의 회로도.1 is a circuit diagram of the present invention.
제 2(a)도-제 2(d)도는 본 고안의 각부에 나타나는 전압파형도.2 (a) to 2 (d) is a voltage waveform diagram appearing in each part of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
TR3, TR4: 트랜지스터 R5, R6, R7: 저항TR 3 , TR 4 : Transistors R 5 , R 6 , R 7 : Resistance
C2: 콘덴서 10 : 공지의 구동데크 ICC 2 : Capacitor 10: Known drive deck IC
20 : 공지의 구동 드라이브 회로 SW7: 공지의 메모리 스위치20: known drive drive circuit SW 7 : known memory switch
SW8: 공지의 카운터 스위치SW 8 : Known Counter Switches
본 고안은 전자식 구동 카세트 데크에 있어, 메모리 스위치가 재생(PB) 또는 정지(STOP) 기능으로 세팅되어 있는 상태에서 되감기(Rew) 기능을 수행할 경우에 오동작되는 것을 미연에 방지 하도록 한 전자식 구동카세트 데크에서의 오동작 방지 회로에 관한 것이다.The present invention provides an electronic drive cassette for an electronic drive cassette deck, which prevents malfunction when the memory switch is set to the play (PB) or stop (Restop) function when the memory switch is set to the play (Stop) function. It relates to a malfunction prevention circuit in the deck.
종래에는 이와같은 오동작 방지회로를 구비하고 있지 못하므로 해서 테이프 카운터를 "0"상태로 리세트 시키고, 메모리 스위치를 재생 또는 정지 상태로 세팅한 상태에서 전원을 인가함과 동시에 되감기(Rew)키를 누르게 되면 사용자의 의도대로 되감기 기능을 수행치 못하고 재생또는 정지 기능으로 오동작되는 등의 문제점이 있었던 것이다.Conventionally, since such a malfunction prevention circuit is not provided, the tape counter is reset to "0" state, the power is applied while the memory switch is set to the play or stop state, and the Rew key is pressed. When pressed, the user could not perform the rewinding function as intended by the user and malfunctioned as a play or stop function.
본 고안은 이러한 점을 감안하여 구성이 간단한 오동작방지 회로를 부설하여 원가 상승 요인 없이도 간편하게 오동작을 사전에 방지토록 하므로서 제품의 신뢰도를 향상시킬 수 있도록 안출한 것으로서, 이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.The present invention has been devised to improve the reliability of the product by installing a malfunction prevention circuit with a simple configuration in consideration of such a point so as to prevent malfunction in advance without a cost increase factor. As follows.
공지한 원터치 기능 선택스위치(SW1-SW6)를 각각 데크구동IC(10)를 통하여 구동 드라이브 회로(20)에 연결하고, 상기한 기능 선택스위치(SW1), (SW2)와 데크 구동 IC(10)의 해당 입력단자(PB), (STOP)사이에 그 기능을 선택하는 메모리 스위치(SW7)를 통하여 트랜지스터(TR1)의 콜렉터를 연결하고,The well-known one-touch function selection switches SW 1 to SW 6 are connected to the driving drive circuit 20 through the deck driving IC 10, respectively, and the function selection switches SW 1 to SW 2 and the deck driving are described. The collector of the transistor TR 1 is connected between a corresponding input terminal PB and STOP of the IC 10 through a memory switch SW 7 that selects a function thereof.
그의 에미터측에 테이프 카운터(도시생략함)가 리세트시에 온되는 카운터 스위치(SW8)에서 콘덴서(C1) 및 저항(R2), (R3)을 통하여 베이스측이 접속된 트랜지스터(TR2)의 콜렉터를 연결 시키고,A transistor having a base side connected to the emitter side via a capacitor C 1 and resistors R 2 and R 3 in a counter switch SW 8 on which a tape counter (not shown) is turned on at reset. Connect the collector of TR 2 )
상기한 카운터 스위치(SW8)의 일측이 연결된 전원단자(VCC)에 저항(R7)및 콘덴서(C2)를 통하여 트랜지스터(TR4)의 베이스를 접속시키고The base of the transistor TR 4 is connected to the power supply terminal V CC to which one side of the counter switch SW 8 is connected through a resistor R 7 and a capacitor C 2 .
그의 콜렉터에 저항(R5)을 통하여 트랜지스터(TR3)의 베이스를 접속 시키며, 그의 콜렉터는 저항(R2)을 통하여 트랜지스터(TR2)의 베이스에 접속하여 구성시킨다. 미설명부호 O-RW는 되감기(Rew) 동작시에 하이 신호가 출력되는 단자이고, R1, R4, R6는 저항이고, D1은 다이오드이다.The collector is connected to the base of the transistor TR 3 via a resistor R 5 , and the collector is connected to the base of the transistor TR 2 via a resistor R 2 . Reference numeral O-RW is a terminal for outputting a high signal during a rew operation, R 1 , R 4 , and R 6 are resistors, and D 1 is a diode.
이와같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.
제 1 도에서 초기에 전원을 공급하게 되면, 제 2(a)도에 도시한 바와같이 직류전원이 단자(VCC)에 공급된다.When power is initially supplied in FIG. 1, DC power is supplied to the terminal V CC as shown in FIG. 2 (a).
이때 테이프 카운터가 리세트 상태라고 하면, 카운터 스위치(SW8)가 온상태가 되어 전원(VCC)이 콘덴서(C1)및 저항(R2)(R3)을 통하여 제 2(b)도에 도시한 바와같은 미분된 전압이 트랜지스터(TR2)의 베이스에 가해지므로 트랜지스터(TR2)가 온 상태가 된다.If the tape counter is in the reset state at this time, the counter switch SW 8 is turned on so that the power supply V CC is connected to the second (b) through the capacitor C 1 and the resistor R 2 (R 3 ). a differential voltage as shown in so applied to the base of the transistor (TR 2) is in a state the transistor (TR 2) on.
또한 전원 인가후 곧바로 되감기 기능스위치(SW3)를 터치 하였다고 가정하면 데크구동 IC(10)의 출력단자(O-RW)에 하이신호가 출력되며, 이 신호는 저항(R1)을 통하여 트랜지스터(TR1)의 베이스에 가해지므로 트랜지스터(TR1)가 온 상태가 되어 전술한 트랜지스터(TR2)를 통하여 전류가 흐르게 된다. 여기서 만일 도시한 바와같이 메모리 스위치(SW7)가 재생(PB)측으로 선택되어 있다면, 데크구동 IC(10)의 입력단자에 나타나는 전위는 스위치(SW7)→트랜지스터(TR1)→트랜지스터(TR2)를 통하여 접지 전위 상태가 되므로 데크 자체는 재생(PB)기능으로 오동작을 하게되는 것이다.In addition, assuming that the rewind function switch SW 3 is touched immediately after the power is applied, a high signal is output to the output terminal O-RW of the deck driving IC 10, and the signal is transmitted through a resistor R 1 . Since it is applied to the base of TR 1 , the transistor TR 1 is turned on so that a current flows through the above-described transistor TR 2 . Here, as shown, if the memory switch SW 7 is selected as the regeneration (PB) side, the potential that appears at the input terminal of the deck driving IC 10 is the switch (SW 7 ) → transistor (TR 1 ) → transistor (TR). 2 ) Deck itself is malfunctioning by regeneration (PB) function.
본 고안은 이와같은 오동작을 사전에 방지코자 한 것으로 좀더 상세히 설명하면 다음과 같다.The present invention is intended to prevent such a malfunction in advance to be described in more detail as follows.
초기에 전원(VCC)을 인가하면 저항(R7)을 통하여 콘덴서(C2)에 전하가 충전되기 시작하여 제 2(c)도에 도시한 바와같이 충전 되는데 이때 트랜지스터(TR4)를 온 상태로 하기 위한 임계치(Threshold)전압(VTH)에 도달하는 시간인 t1시간전 까지는 오프상태가 되므로 트랜지스터(TR4)의 콜렉터 전압은 제 2(d)도에 트시한 바와같이 나타나게 된다.Initially, when the power supply (V CC ) is applied, charge begins to be charged to the capacitor (C 2 ) through the resistor (R 7 ), and as shown in FIG. 2 (c), the transistor TR 4 is turned on. The collector voltage of the transistor TR 4 is displayed as shown in FIG. 2 (d) because the state is turned off until t 1 hours before the threshold voltage V TH is reached.
이와같이 나타난 전압은 저항(R5)을 통하여 트랜지스터(TR3)의 베이스에 가해져 트랜지스터(TR3)를 도통 시키게되므로 이때에는 제 2(b)도에 도시한바와 같은 트랜지스터(TR2)의 베이스에 가해지는 전압을 트랜지스터(TR3)의 콜렉터와 에미터를 통하여 접지 시키게되어 트랜지스터(TR2)는 오프시키게된다The voltage thus displayed is applied to the base of the transistor TR 3 through the resistor R 5 to conduct the transistor TR 3. At this time, the voltage of the transistor TR 2 as shown in FIG. The applied voltage is grounded through the collector and emitter of the transistor TR 3 so that the transistor TR 2 is turned off.
따라서 초기에 전원 투입후 시간(t0)에서 시간(t1)까지는 트랜지스터(TR2)는 오프 상태를 유지하게 되어 메모리 스위치(SW7)가 재생(PB)또는 정지(STOP)위치에 있고, 카운터 스위치(SW8)가 온되어 있는 상태(즉 테이프 카운터가 "0"인 리세트 상태)에서 사용자가 기기의 전원을 인가함과 동시에 되감기 스위치(SW3)를 터치 하더라도 트랜지스터(TR2)가 상기한 바와같이 오프 상태가 되어 데크 구동 IC(10)의 입력단자에 가해지는 신호를 차단시키게되므로, 종래에서와 같은 회로의 오동작을 미연에 방지할 수가 있는 것이다.Therefore, the transistor TR 2 is maintained in the OFF state from the time t 0 to the time t 1 after the power is initially turned on, and the memory switch SW 7 is in the regeneration (PB) or stop (STOP) position. In the state where the counter switch SW 8 is turned on (that is, the reset state in which the tape counter is "0"), the transistor TR 2 is turned on even when the user turns on the power and touches the rewind switch SW 3 . As described above, since the signal is turned off to block the signal applied to the input terminal of the deck driving IC 10, the malfunction of the circuit as in the prior art can be prevented in advance.
그리고 시간(t1) 이후에는 제 2(a)도에 도시한 바와같이 시간(t1)이후의 일정한 전압(VCC)이 저항(R7)을 통하여 트랜지스터(TR4)의 베이스에 전압이 가해지고, 임계치(Threshold) 전압(VTH)에 도달한 시간(t1)이후 부터는 트랜지스터(TR4)가 계속 도통된 상태를 유지하게 되므로, 트랜지스터(TR4)의 콜렉터 전압은 제 2(d)도에 도시한 바와같이 시간(t1)이후에는 "0"전위가 된다.After the time t 1 , as shown in FIG. 2A, a constant voltage V CC after the time t 1 is applied to the base of the transistor TR 4 through the resistor R 7 . After the time t 1 at which the threshold voltage V TH is applied, the transistor TR 4 continues to be in a conductive state, so that the collector voltage of the transistor TR 4 is equal to the second (d As shown in Fig. 1 ), the electric potential becomes "0" after time t 1 .
이와같이 나타난 0전위전압은 저항(R5)을 통하여 트랜지스터(TR3)의 베이스에 가해지나 트랜지스터(TR3)를 도통시키지 못하게 된다.The zero potential voltage thus displayed is applied to the base of the transistor TR 3 through the resistor R 5 , but does not conduct the transistor TR 3 .
따라서 시간(t1) 이후에는 본 고안의 오동작 방지회로(점선부분)는 동작이 차단된다.Therefore, after time t 1 , the malfunction prevention circuit (dashed line part) of the present invention is blocked from operation.
이후, 정상 상태에서는, 녹음을 시작하는 시점에서 테이프 카운터를 눌러 리세트시키고, 녹음이 종료된 시점에서, 녹음을 시작한 부분에서부터 재생을 하고자 할경우에는 메모리 스위치(SW7)를 재생(PB)측으로 세트시켜 놓고, 되감기 스위치(SW3)를 수동으로 온 시키게되면, 데크는 되감기동작을 수행하여 테이프 카운터가 "0"를 가르키는 순간 카운터 스위치(SW8)가 자동적으로 온되어 녹음을 시작한 부분에서 부터 재생을 시키게 되는 것이다.Then, in the normal state, the tape counter is reset by pressing the recording point at the start of recording, and when the recording is finished, the memory switch SW 7 is moved to the playback (PB) side when the playback is to be started from the recording starting point. When set and the rewind switch (SW 3 ) is manually turned on, the deck performs the rewind operation so that the counter switch (SW 8 ) is automatically turned on at the point where the tape counter indicates “0” and starts recording. Will be played.
이상에서와 같이 동작되는 본 고안은 트랜지스터와 저항, 콘덴서로 구성된 오동작 방지회로를 기존회로에 간단하게 부사 설치하여 전원 투입과 동시에 되감기 스위치를 온 시키면 재생또는 정지 상태로 전환되는 회로의 오동작을 미연에 방지할 뿐만 아니라 고급 기종인 전자식 구동데크의 제품 신뢰도를 향상시킬 수 있는 효과를 제공하는 것이다.The present invention, which operates as described above, simply installs a malfunction prevention circuit composed of a transistor, a resistor, and a condenser in an existing circuit, thereby preventing the malfunction of a circuit that is switched to a regeneration or stop state by turning on a rewind switch at the same time as the power is turned on. It not only prevents the damage, but also improves the reliability of electronic drive decks.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019840012937U KR870002317Y1 (en) | 1984-12-10 | 1984-12-10 | Wrong operation prevention circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019840012937U KR870002317Y1 (en) | 1984-12-10 | 1984-12-10 | Wrong operation prevention circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR860008599U KR860008599U (en) | 1986-07-28 |
| KR870002317Y1 true KR870002317Y1 (en) | 1987-06-30 |
Family
ID=70163024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019840012937U KR870002317Y1 (en) | 1984-12-10 | 1984-12-10 | Wrong operation prevention circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR870002317Y1 (en) |
-
1984
- 1984-12-10 KR KR2019840012937U patent/KR870002317Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR860008599U (en) | 1986-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870002317Y1 (en) | Wrong operation prevention circuit | |
| KR890003588Y1 (en) | Timer mode changing circuit of vtr | |
| KR870001159Y1 (en) | Driving circuit of double cassette tape recorder | |
| KR880002807Y1 (en) | Power automatic breaking circuit of video tape recorder | |
| KR910001826Y1 (en) | Tracking control circuit of picture signal recording and play back device | |
| JPH018026Y2 (en) | ||
| JPS6116086B2 (en) | ||
| JPS6312415Y2 (en) | ||
| KR850001425Y1 (en) | Automatic music selecting device for tape recorders | |
| JPS6316030Y2 (en) | ||
| JPS6027993Y2 (en) | Power-on device for electrical equipment | |
| JPS633005Y2 (en) | ||
| KR900010886Y1 (en) | Automatic rewinding and reproducing circuit | |
| KR890004233Y1 (en) | Vtr operation stop apparatus | |
| KR940000245Y1 (en) | Misdrive protecting circuit for audio deck | |
| KR920000565Y1 (en) | For vtr (video tape record) tape driving motor control circuit | |
| KR900010887Y1 (en) | Automatic rewinding circuit | |
| JPH0244351Y2 (en) | ||
| KR890001946B1 (en) | Synchronizing start circuit in tape recorder | |
| KR910001290Y1 (en) | Recording control circuit for vtr camera | |
| KR880004218Y1 (en) | Function selection automatic modulation circuit | |
| JPS5914810Y2 (en) | power control circuit | |
| KR910003208Y1 (en) | Dubbing connecting apparatus for camcorder | |
| KR910001767Y1 (en) | Differential generating apparatus of melody for video tape records | |
| KR890000510Y1 (en) | Dubbing control circuit of double deck cassette |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19941227 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |