KR900003646Y1 - High voltage stabilationing circuit - Google Patents

High voltage stabilationing circuit Download PDF

Info

Publication number
KR900003646Y1
KR900003646Y1 KR2019860017625U KR860017625U KR900003646Y1 KR 900003646 Y1 KR900003646 Y1 KR 900003646Y1 KR 2019860017625 U KR2019860017625 U KR 2019860017625U KR 860017625 U KR860017625 U KR 860017625U KR 900003646 Y1 KR900003646 Y1 KR 900003646Y1
Authority
KR
South Korea
Prior art keywords
transistor
high voltage
resistor
voltage
diode
Prior art date
Application number
KR2019860017625U
Other languages
Korean (ko)
Other versions
KR880010927U (en
Inventor
김풍규
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860017625U priority Critical patent/KR900003646Y1/en
Publication of KR880010927U publication Critical patent/KR880010927U/en
Application granted granted Critical
Publication of KR900003646Y1 publication Critical patent/KR900003646Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
    • H04N3/19—Arrangements or assemblies in supply circuits for the purpose of withstanding high voltages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F38/00—Adaptations of transformers or inductances for specific applications or functions
    • H01F38/42—Flyback transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.No content.

Description

고압 안정화 회로High pressure stabilization circuit

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 본 고안에 따른 회로도.2 is a circuit diagram according to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1, 3 : 수평동기 신호 2, 4 : CRT 에노드단1, 3: Horizontal sync signal 2, 4: CRT anode end

5 : 고압 제어부 6 : 차동증폭 회로5: high voltage controller 6: differential amplifier circuit

7 : 기준전압 및 전원검출부 T1, T2: 플라이백 트랜스7: reference voltage and power detector T 1 , T 2 : flyback transformer

H-DY : 수편 편향 코일 TH1: 써미스터H-DY: Water Deflection Coil TH 1 : Thermistor

Q1∼Q7: 트랜지스터 D1∼D9: 다이오우드Q 1 to Q 7 : transistors D 1 to D 9 : diodes

C1∼C8: 콘덴서 R1∼R9: 저항C 1 to C 8 : condenser R 1 to R 9 : resistance

본 고안은 고압 안정화 회로에 관한 것으로, 특히 모니터나 TV의 고압 발생회로에 차동 증폭 회로를 사용하여 고압을 제어하므로 전원전압이 변하여도 고압이 안정되고 X-레이 발생방지에 적당하도록 한 고압 안정화 회로에 관한 것이다.The present invention relates to a high voltage stabilization circuit, and in particular, a high voltage stabilization circuit for controlling a high voltage by using a differential amplification circuit in a high voltage generating circuit of a monitor or a TV so that the high voltage is stable even when the power supply voltage changes and is suitable for preventing X-ray generation. It is about.

종래의 회로에서는 수평출력 트랜지스터의 에미터와 콜렉터 사이에 콘덴서를 직렬로 연결하여 구성된 동조 콘덴서의 용량을 변화시켜 수평 출력 트랜지스터가 오프(off) 되었을 때 고압을 미세하게 제어하므로, 전원전압 상승시 고압을 완전히 제어하지 못하여 화면상의 수평동기 무너짐과 동조콘덴서의 용량 변화시 위상 디레이에 의한 화면말림 현상등의 고압 불안정에 따른 문제점들이 있었다.In the conventional circuit, the high voltage is finely controlled when the horizontal output transistor is turned off by changing the capacitance of the tuning capacitor formed by connecting a capacitor in series between the emitter and the collector of the horizontal output transistor. There was a problem due to high voltage instability such as the horizontal synchronization collapse on the screen and the screen curl due to the phase delay when the capacity of the tuning capacitor was changed.

따라서 본 고안은 상기한 문제점을 개선시키기 위해서 차동증폭 회로를 사용하여 고압을 제어하고, 안정시켜, 동조 콘덴서의 용량 변화에 따른 문제점을 해결하고, 전원전압의 변동에 따라서도 안정된 고압이 항시 유지될 수 있도록 하는데 본 고안의 목적이 있다.Therefore, the present invention solves the problems caused by the change of capacitance of the tuning capacitor and stabilizes the high voltage by using a differential amplification circuit to solve the above problems, and maintains a stable high voltage at all times according to the fluctuation of the power supply voltage. The purpose of the present invention is to make it possible.

종래의 회로 구성을 제1도에 따라 설명하면 다음과 같다.A conventional circuit configuration will be described with reference to FIG. 1 as follows.

수평동기신호(1)단은 수평 출력트랜지스터(Q1)의 베이스에 연결되고 에미터가 접지접속된 수평 트랜지스터(Q1)의 콜렉터는 다이오우드(D1)와 콘덴서(C1) 및 직렬연결된 공진 콘덴서(C2)(C3)를 각각 연결하여 접지 접속하고, 또한 수평편향 코일(H-DY)을 연결하며 여기에 콘덴서(C4)를 통하여 접지접속한다.The horizontal synchronizing signal (1) stage is connected to the base of the horizontal output transistor (Q 1 ) and the collector of the horizontal transistor (Q 1 ) with the emitter connected to ground is the diode (D 1 ), the capacitor (C 1 ) and the resonance connected in series. The capacitors C 2 and C 3 are connected to the ground, and the horizontal deflection coil H-DY is connected to the ground through the capacitor C 4 .

전원(VCC)은 플라이백 트랜스(T1)의 일차측 코일(n1)을 통하여 수평편향 코일(H-DY)에 연결하고, 일단이접지된 이차측 코일(n2)은 다이오우드(D3)을 통하여 CRT에 애노드(2)단에 연결한다.Power (VCC) is a flyback transformer (T 1) the primary side coil through the (n 1) connected to the horizontal deflection coil (H-DY), and a secondary side coil (n 2) with one end is the ground of the diode (D 3 Is connected to the anode (2) end of the CRT.

한편, 일단이 접지된 다른 이차측 코일(n3)은 직렬연결된 다이오우드(D4)와 저항(R3)을 통하여 트랜지스터(Q3)의 콜렉터에 연결하고, 또한 다이오우드(D5)을 통하여는 트랜지스터(Q3)의 베이스에 연결하며 그 사이에 콘덴서(C5)를 통하여 접지접속한다. 트랜지스터(Q3)의 에미터는 저항(,R2)을 통하여 트랜지스터(Q2)의 베이스와 저항(R1)을 각각 연결하고, 트랜지스터(Q2)의 에미터는 저항(R1)의 다른 일단과 연결하여 접지접속한다.On the other hand, the other secondary coil n 3 having one end grounded is connected to the collector of the transistor Q 3 through the diode D 4 and the resistor R 3 connected in series, and also through the diode D 5 . It is connected to the base of the transistor Q 3 , and connected to the ground through a capacitor C 5 therebetween. Transistor (Q 3) emitter resistance (, R 2) the other end of the transistor (Q 2) the base and the resistance emitter resistance (R 1) for connecting the (R 1), respectively, and a transistor (Q 2) of the via of Connect to ground connection.

그리고 트랜지스터(Q2)의 콜렉터는 공진 콘덴서(C2)(C3)의 접속점에 연결하고 또한 다이오우드(D2)을 연결하여 접지접속한다.The collector of the transistor Q 2 is connected to the connection point of the resonant capacitor C 2 and C 3 , and the diode D 2 is connected to ground.

이러한 회로 구성의 동작을 설명하면 다음과 같다.The operation of such a circuit configuration will be described as follows.

수평동기 신호(1)에 의해 수평출력 트랜지스터(Q1)는 온, 오프를 연속적으로 하며, 전원(VCC)에 의하여 수평편향을 하면서 플라이백 트랜스(T1)의 일차측 코일(n2)에 고압을 유기시켜 CRT의 애노드(2)단으로 고압을 인가시키다가, 전원전압(VCC)의 증가나 부하 변화에 따라 고압이 변동되면 즉 고압 전압이 증가하면 다른 2차측 코일(n3)에도 턴(Turn)수에 비례하여 전압이 증가하므로 트랜지스터(Q3)에 베이스 전압이 증가되어 트랜지스터(Q3)를 구동시키고, 플라이백 트랜스(T1)의 이차측 코일(n3)에 연결된 다이오우드(D4)에 의하여 정류된 전압이 트랜지스터(Q3)의 콜렉테에 인가되어 에미터에 출력전압이 나타나며, 이 출력저압은 저항(R2)(R1)에 의해 분압되어 트랜지스터(Q2)의 베이스에 인가된다.The horizontal output transistor Q 1 is continuously turned on and off by the horizontal synchronizing signal 1, and is horizontally deflected by the power supply VCC to the primary coil n 2 of the flyback transformer T 1 . The high voltage is induced and the high voltage is applied to the anode (2) end of the CRT. When the high voltage is changed by the increase of the power supply voltage (VCC) or the load change, that is, when the high voltage is increased, the other secondary coil (n 3 ) is also turned on. diode is connected to the (Turn), so in proportion to the number of voltage increases, transistor (Q 3) is the base voltage is increased to a transistor (Q 3) for the drive of, a flyback transformer secondary side coil (n 3) of (T 1) ( The voltage rectified by D 4 ) is applied to the collector of transistor Q 3 to show the output voltage at the emitter, and this output low voltage is divided by resistors R 2 (R 1 ) to be transistor Q 2 . Is applied to the base of the.

이 베이스 전압이 트랜지스터(Q2)의 베이스와 에미터 양단의 전압이상으로 증가하면, 트랜지스터(Q2)는 구동되어 동조 콘덴서(C2), (C3)의 용량을 변화시키므로 수평 출력 트랜지스터(Q1)가 오프되었을 때 고압을 미세하게 제어할 수 있다.When the base voltage is increased, the base voltage over the emitter ends of the transistor (Q 2), the transistor (Q 2) is driven because changing the capacitance of the tuning capacitor (C 2), (C 3 ) a horizontal output transistor ( When Q 1 ) is off, the high pressure can be finely controlled.

그러나 고압을 완벽히 제어하지 못하므로 고압이 불안정하고, 화면상의 수평동기 무너짐과 동조 콘덴서의 용량 변화시 위상디레이에 의한 화면 말림 현상등의 문제점이 발생되었다.However, since the high pressure is not fully controlled, the high pressure is unstable, causing problems such as horizontal synchronization collapse on the screen and screen curl due to phase delay when the capacitance of the tuning capacitor changes.

이와 같은 문제점을 해결한 본 고안의 구성을 제2도에 따라 설명하면 다음과 같다.Referring to the configuration of the present invention solved this problem according to Figure 2 as follows.

수평동기신호(3)단이 베이스에 연결되는 수평 출력 트랜지스터(Q4)의 에미터는 차동 증폭 회로(6)의 트랜지스터(Q6) 베이스에 연결하고, 그 연결점에 저항(R4)을 통하여 접지접속한다.The emitter of the horizontal output transistor Q 4 having the horizontal synchronization signal 3 terminal connected to the base is connected to the base of the transistor Q 6 of the differential amplifier circuit 6, and grounded through a resistor R 4 at the connection point thereof. Connect.

트랜지스터(Q4)의 콜렉터에는 다이오우드(D6)와 콘덴서(C6)를 각각 연결하여 접지접속하고, 또한 수평 편향 코일(H-DY)을 연결하여 여기서 콘덴서(C7)을 통하여 접지접속한다.A diode D 6 and a capacitor C 6 are connected to the collector of the transistor Q 4 , respectively, and a horizontal deflection coil H-DY is connected to the ground through the capacitor C 7 . .

전원(VCC)단은 플라이백 트랜스(T1)의 일차측 코일을 통하여 수평편향 코일(H-DY)에 연결하고, 이차측 코일의 일단은 다이오우드(D7)을 통하여 CRT의 에노드(4)단에 연결하며, 다른 일단에는 다이오우드(D3)의 캐소드를 연결하고, 에노드에는 고압 제어부(5)의 트랜지스터(Q5)의 콜렉터를 연결한다.The power supply (VCC) end is connected to the horizontal deflection coil (H-DY) through the primary side coil of the flyback transformer (T 1 ), and one end of the secondary side coil is connected to the anode 4 of the CRT through the diode (D 7 ). ), The other end of the cathode of the diode (D 3 ) is connected, the anode is connected to the collector of the transistor (Q 5 ) of the high voltage control unit (5).

또한 트랜지스터(Q5)의 에미터는 저항(R5)을 통하여 접지접속하고 베이스는 차동 증폭회로(6)의 트랜지스터(Q6)의 콜렉터에 연결하여 이 연결점에 저항(R6)을 통하여 트랜지스터(Q7)의 콜렉터와 저항(R8) 및 전원(VCC)단을 각각 연결한다.In addition, the emitter of transistor Q 5 is connected to ground through resistor R 5 , and the base is connected to the collector of transistor Q 6 of differential amplification circuit 6 to connect the transistor (R 6 ) to resistor R 6 through this connection point. Connect the collector of Q 7 ), resistor (R 8 ) and power supply (VCC), respectively.

차동 증폭회로(6)내 트랜지스터(Q7)의 베이스는 가변저항(VR1)의 중앙탭에 연결하고, 그 에미터는 트랜지스터(Q6)의 에미터에 연결하여 그 사이에 저항(R7)을 통하여 접지접속한다.The base of the transistor Q 7 in the differential amplification circuit 6 is connected to the center tap of the variable resistor VR 1 , and the emitter is connected to the emitter of the transistor Q 6 with a resistor R 7 therebetween. Connect ground through.

한편 저항(R8)에는 가변저항(VR1)과 다이오우드(D9)을 차례로 연결하여 다이오우드(D9)의 캐소드단에 병렬 연결된 콘덴서(C8)와 써미스터(TH1) 및 저항(R9)을 연결하여 각각을 접지접속한다.On the other hand, the resistor (R 8 ) is connected to the variable resistor (VR 1 ) and diode (D 9 ) in turn to connect the capacitor (C 8 ), thermistor (TH 1 ) and resistor (R 9 ) connected in parallel to the cathode of diode (D 9 ). ) And ground each of them.

이러한 회로 구성의 동작 설명을 제2도에 따라 설명하면 다음과 같다.The operation description of such a circuit configuration will be described with reference to FIG. 2 as follows.

수평동기신호(3)가 수평 출력 트랜지스터의 베이스에 인가되어 이를 구동시키면 전원(VCC)은 플라이백 트랜스(T2)의 일차측 코일을 통하여 트랜지스터(Q4)에 전류가 흐르게 되고 플라이백 트랜스(T2)의 일차측 코일에는 전위가 인가되지만, 이때 수평동기신호(3)가 없으면 수평 출력 트랜지스터(Q4)는 오프되고, 그 순간과도 현상에 의해 플라입 트랜스(T2)의 1차측 코일은 큰 임펄스(Impulse)전압이 발생하여, 이 임펄스 전압을 2차측 코일에 유기시켜 C.R.T의 애노드(4)단으로 공급한다.When the horizontal synchronous signal 3 is applied to the base of the horizontal output transistor to drive the power supply VCC, a current flows in the transistor Q 4 through the primary coil of the flyback transformer T 2 and the flyback transformer ( A potential is applied to the primary coil of T 2 ), but at this time, if there is no horizontal synchronizing signal 3, the horizontal output transistor Q 4 is turned off, and due to the transient phenomenon, the primary side of the fly transformer T 2 is generated. The coil generates a large impulse voltage, induces the impulse voltage to the secondary coil, and supplies it to the anode 4 stage of the CRT.

이와 같이 수평동기신호(3)에 의해 연속적으로 온, 오프되는 수평출력 트랜지스터(Q4)의 에미터에 흐르는 전류는 콜렉터 전류와 거의 같으므로 플라이백 트랜스(T2)의 일차측에 흐르는 전류(I1)에 비례하여 저항(R4)의 양단에 전위차가 나타나게 되고, 일차측 전류(I1)와 이차측 전류(I2)의 전류비에 의하여 이차측 전류(I2)의 변화도 저항(R4)에 나타나는 전위차로 검출할 수 있으며, 이 검출된 전위차를 차동증폭회로(6)내 트랜지스터(Q6)에 베이스에 인가한다.As described above, the current flowing through the emitter of the horizontal output transistor Q 4 continuously turned on and off by the horizontal synchronization signal 3 is almost equal to the collector current, so that the current flowing to the primary side of the flyback transformer T 2 ( in proportion to I 1) and a potential difference appears at both ends of the resistor (R 4), the primary side current (I 1) and the secondary-side change of the secondary-side current (I 2) by the current ratio of the current (I 2) the resistance It can be detected by the potential difference shown in (R 4 ), and the detected potential difference is applied to the transistor Q 6 in the differential amplifier circuit 6 to the base.

한편 트랜지스터(Q6), (Q7)와 저항(R6), (R7)으로 구성된 차동 증폭회로(6)의 전류(I0)는 트랜지스터(Q6)의 에미터 전류(IE6)와 트랜지스터(Q7)의 에미터 전류(IE7)의 합이 되는데, 이때 트랜지스터(Q7)의 베이스에 인가되어 이를 구동시키는 전압은 전원전압(VCC)을 기준전압 및 전원 검출부(7)의 저항(R8), (R9)과 가면 저항(VR1) 및 써미스터(TH1)로 분압하여 설정한 기준전압이므로 트랜지스터(Q7)의 에이터 전류(IE7)는 일정하게 흘러 차동증폭회로(6)의 전류(I0) 변화는 트랜지스터(Q6)의 에미터 전류(IE6) 변화에 의해서 일어난다.On the other hand, the current I 0 of the differential amplifier circuit 6 composed of transistors Q 6 , Q 7 , resistors R 6 , and R 7 is the emitter current I E6 of transistor Q 6 . and the transistor there is a sum of the emitter current (I E7) of (Q 7), wherein the transistor (Q 7) is applied to the base voltage for driving the same is the reference voltage and the power detection unit 7, a power supply voltage (VCC) of Since the reference voltage is set by dividing the resistors (R 8 ), (R 9 ) and the mask resistor (VR 1 ) and thermistor (TH 1 ), the heater current (I E7 ) of the transistor (Q 7 ) flows in a constant manner to provide a differential amplifier circuit. The change of current I 0 in ( 6 ) is caused by the change in emitter current I E6 of transistor Q 6 .

또한 트랜지스터(Q6)의 에미터 전류(IE6)는 베이스 전류(IB6) 증폭율을 곱한 값과 같으므로, 수평출력 트랜지스터(Q4)의 에미터에 흐르는 전류 변화에 따라 검출 전류 즉 트랜지스터(Q6)의 베이스 전류(IB6)가 변화하게 되므로 그에 콜렉터전압이 변화하게 되며, 이 전압이 고압 제어 트랜지스터(Q5)의 베이스에 인가되어 이를 제어시키므로써 플라이백 트랜스(T2)의 2차측 코일에 흐르는 전류를 제어하여 CRT의 애노드(4)단으로 공급되는 고압을 안정시킨다.In addition, since the emitter current I E6 of the transistor Q 6 is equal to the product of the amplification factor of the base current I B6 , the detection current, that is, the transistor according to the change in the current flowing through the emitter of the horizontal output transistor Q 4 . Since the base current I B6 of Q 6 is changed, the collector voltage is changed. The voltage is applied to the base of the high voltage control transistor Q 5 to control the voltage of the flyback transformer T 2 . The current flowing through the secondary coil is controlled to stabilize the high pressure supplied to the anode 4 end of the CRT.

여기서 기준 전압 및 전원 검출부(7)의 다이오우드(D9)는 전원전압(VCC)이 작을 때 전압 즉 기준전압을 얻기 위한 것이고, 전해 콘덴서(C3)는 충동전압을 완만하게 필터하는 것이며, 써미스터(TH1)는 주위온도에 따른 고압 변동을 제어한다.Here, the diode D 9 of the reference voltage and the power detector 7 is for obtaining a voltage, that is, a reference voltage when the power supply voltage VCC is small, and the electrolytic capacitor C 3 gently filters the impulse voltage. (TH 1 ) controls the high pressure fluctuation according to the ambient temperature.

한편, 전원전압(VCC)이 높아지면 트랜지스터(Q7)에 흐르는 전류가 상승되고 트랜지스터(Q6)에 흐르는 전류가 작게되어 콜렉터 전위가 상승한다. 따라서 고압 제어트랜지스터(Q5)의 베이스 전류가 증가하고 이에 트랜지스터(Q5) 흐르는 전류가 증가하므로 이차측 코일의 고압 전류를 낮게하여 전원전압(VCC)이 상승하여도 고압을 안정시키고 또한 이때 발생되는 X선을 방지하는 것이며, 또한 고압측의 부하 변화분을 저항(R4)에 의해 검출할 수가 있어, 이를 차동증폭회로(6)에 인가하여 고압을 제어하므로 고압 안정화가 우수하며, 전원 전압(VCC)의 변화나 주위 온도에의 변화에 따라서도 고압이 안정되고, 화면의 휘도 변화시 화면을 안전하게 디스플레이시킬 수 있는 장점과 또한 저항(R4)대신에 휴징(Fusing) 저항을 사용하면 과 전류시에 휴징 저항이 끊어지게 되므로 수평 출력 트랜지스터(Q4)를 보호할 수 있는 장점도 있다.On the other hand, when the power supply voltage VCC increases, the current flowing through the transistor Q 7 increases, and the current flowing through the transistor Q 6 decreases, thereby increasing the collector potential. Accordingly, since the base current of the high voltage control transistor Q 5 increases and the current flowing in the transistor Q 5 increases, the high voltage of the secondary coil is decreased to stabilize the high voltage even when the power supply voltage VCC increases. It is to prevent the X-rays to be made, and the load change on the high voltage side can be detected by the resistor R 4 , and this is applied to the differential amplifier circuit 6 to control the high voltage so that the high voltage is stabilized and the power supply voltage The high voltage is stabilized even with the change of (VCC) or ambient temperature, and the screen can be displayed safely when the brightness of the screen changes. Also, if a fusing resistor is used instead of the resistor (R 4 ), Since the fuser resistor is disconnected at the current, the horizontal output transistor Q 4 may be protected.

Claims (1)

수평동기 신호부(3), CRT 애노드단(4), 플라이백 트린스(T2), 수평 편향코일, 수평출력 트랜지스터(Q4), 다이오우드(D6), (D7)와 콘덴서(C6), (C7)로 구성된 고압 안정화 회로에 있어서, 전원(Vcc)이 저항(R8), (R9) 가변저항(VR1) 써미스터(TH1)와 다이오우드(D9) 및 콘덴서(C8)로 구성된 기준전압 및 전원 검출부(7)을 통하여 트랜지스터(Q6), (Q7)와 저항(R8), (R9)으로 구성된 차동증폭 회로(6)에 인가되도록 구성함과 동시에, 가변저항(VR1)의 중앙탭은 차동증폭 회로(6)내 트랜지스터(Q7)의 베이스에 연결하고, 트랜지스터(Q6)의 베이스를 수평 출력 트랜지스터(Q4)와 저항(R4) 사이에 연결하여 트랜지스터(Q6)의 콜렉터를 트랜지스터(Qs) 저항(R5) 및 다이오우드(D3)으로 구성된 고압 제어부(5)에 연결하여, 플라이백 트랜스(T2)의 2차측 코일의 전류를 제어할 수 있도록 구성한 것을 특징으로 하는 고압 안정화 회로.Horizontal sync signal section (3), CRT anode stage (4), flyback threshold (T 2 ), horizontal deflection coil, horizontal output transistor (Q 4 ), diode (D 6 ), (D 7 ) and capacitor (C) 6 ), in the high voltage stabilization circuit consisting of (C 7 ), the power supply (Vcc) is a resistor (R 8 ), (R 9 ) variable resistor (VR 1 ) thermistor (TH 1 ), diode (D 9 ) and capacitor ( C 8 ) configured to be applied to a differential amplifier circuit 6 composed of transistors Q 6 , Q 7 , resistors R 8 , and R 9 through a reference voltage and power detector 7. At the same time, the center tap of the variable resistor VR 1 is connected to the base of the transistor Q 7 in the differential amplifier circuit 6, and the base of the transistor Q 6 is connected to the horizontal output transistor Q 4 and the resistor R 4. ) To connect the collector of transistor Q 6 to the high voltage control unit 5 comprising transistor Qs resistor R 5 and diode D 3 , thereby providing a secondary coil of flyback transformer T 2 . Current of High pressure stabilization circuit, characterized in that configured to control.
KR2019860017625U 1986-11-12 1986-11-12 High voltage stabilationing circuit KR900003646Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860017625U KR900003646Y1 (en) 1986-11-12 1986-11-12 High voltage stabilationing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860017625U KR900003646Y1 (en) 1986-11-12 1986-11-12 High voltage stabilationing circuit

Publications (2)

Publication Number Publication Date
KR880010927U KR880010927U (en) 1988-07-28
KR900003646Y1 true KR900003646Y1 (en) 1990-04-30

Family

ID=19257024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860017625U KR900003646Y1 (en) 1986-11-12 1986-11-12 High voltage stabilationing circuit

Country Status (1)

Country Link
KR (1) KR900003646Y1 (en)

Also Published As

Publication number Publication date
KR880010927U (en) 1988-07-28

Similar Documents

Publication Publication Date Title
JP2641190B2 (en) Raster width adjustment device
JPH0795434A (en) Voltage stabilizer
US4240013A (en) Horizontal deflection and power supply circuit with a start-up arrangement
KR900003646Y1 (en) High voltage stabilationing circuit
EP0128223B1 (en) High-voltage stabilizing circuit
US4649465A (en) Voltage stabilizer for a high-voltage generating circuit
KR930007237Y1 (en) Output voltage control circuit for monitor
JP3150144B2 (en) High-voltage stabilized power supply circuit
KR900009575Y1 (en) High voltage control circuit
JPS6126301B2 (en)
JPH0346616Y2 (en)
JPS61152165A (en) Device for generating dc high voltage using piezoelectric transformer
KR0117292Y1 (en) A circuit for controlling deflection current of multi
KR910003655Y1 (en) High voltage stabilization circuit for tv and monitor
US4843285A (en) Vertical tracking circuit
KR900009586Y1 (en) Circuit for controlling dimensious and shape
JPH0740720B2 (en) Switching power supply for multi-scan television receiver
KR910003670Y1 (en) Vertical size compensating circuit
JPH0279673A (en) High voltage stabilization circuit
KR900003645Y1 (en) Voltage automatic control circuit
KR960004979Y1 (en) High voltage stabilization circuit of crt
KR910008285Y1 (en) Vertical synchronous auto control circuit of terminal
KR900010299Y1 (en) High voltage output stabilization circuit for color c.r.t.
JPH0728774Y2 (en) Power supply circuit for multi-scan display
KR910003669Y1 (en) Vertical size compensating circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940326

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee