KR900003414Y1 - Automatic channel switching circuit - Google Patents

Automatic channel switching circuit Download PDF

Info

Publication number
KR900003414Y1
KR900003414Y1 KR2019870002367U KR870002367U KR900003414Y1 KR 900003414 Y1 KR900003414 Y1 KR 900003414Y1 KR 2019870002367 U KR2019870002367 U KR 2019870002367U KR 870002367 U KR870002367 U KR 870002367U KR 900003414 Y1 KR900003414 Y1 KR 900003414Y1
Authority
KR
South Korea
Prior art keywords
channel
circuit
signal
video signal
counter
Prior art date
Application number
KR2019870002367U
Other languages
Korean (ko)
Other versions
KR880016932U (en
Inventor
김재철
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019870002367U priority Critical patent/KR900003414Y1/en
Publication of KR880016932U publication Critical patent/KR880016932U/en
Application granted granted Critical
Publication of KR900003414Y1 publication Critical patent/KR900003414Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
    • H03J7/02—Automatic frequency control
    • H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
    • H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

내용 없음.No content.

Description

자동 채널 절환회로Automatic channel switching circuit

제1도는 본 고안의 자동 채널 절환 회로의 블록 구성도.1 is a block diagram of an automatic channel switching circuit of the present invention.

제2도는 본 고안의 자동 채널 절환 회로도.2 is an automatic channel switching circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

가 : 동기 검출 회로 나 : 자동튜닝 변환회로A: synchronization detection circuit b: automatic tuning conversion circuit

다 : 검출 회로 라 : 클럭 펄스 회로C: detection circuit d: clock pulse circuit

마 : 채널 변환검출부 바 : 채널표시기E: Channel conversion detector bar: Channel indicator

사 : 채널변환기 아 : 채널선택구동회로4: Channel converter Oh: Channel selection drive circuit

자 : 채널다운회로 차 : 채널업회로Auto: Channel Down Circuit Car: Channel Up Circuit

카 : 동기검출카운터회로 파 : 릴레이 구동회로Car: Synchronous detection counter circuit Wave: Relay drive circuit

TR1 - TR10 : 트랜지스터 LED1 - LED8 : 발광다이오드TR1-TR10: Transistor LED1-LED8: Light Emitting Diode

Buf1 - Buf8 : 버퍼 R1 - R27 : 저항Buf1-Buf8: Buffer R1-R27: Resistor

C1 - C4 : 콘덴서 D1 - D4 : 다이오드C1-C4: Capacitors D1-D4: Diodes

INV1 - INV8 : 인버터 NAND1 - NAND7 : 낸드 게이트INV1-INV8: Inverter NAND1-NAND7: NAND Gate

DEC1, DEC2 : 디코더DEC1, DEC2: decoder

본 고안은 자동 채널 전환회로에 관한 것으로 특히 VTR을 연결하여 TV를 시청시 비디오(Video)에서 비디오 신호가 없을 때 자동으로 채널을 절환하여 비디오 신호가 있는 채널로 자동 절환될 수 있게 하여 TV를 시청할 수 있게 하고 만약 비디오 신호가 없을때에는 T를 자동으로 오프시키도록 한 것이다.The present invention relates to an automatic channel switching circuit. In particular, when a TV is connected with a VTR, the channel is automatically switched when there is no video signal so that the TV can be automatically switched to a channel having a video signal. T is automatically turned off if there is no video signal.

종래는 TV에 VTR을 연결하여 VTR을 시청할 때 VTR의 비디오 신호가 없으면 그 채널 상태 그대로 계속 유지하여 필요없이 TV를 켜 놓은 상태가 되도록 되어 있는 바 이와 같이 된 종래의 VTR 에서는 사용자가 수동으로 VTR에서 비디오 신호를 다시 인가시키거나 아니면 TV 영상신호가 있는 채널로 절환하여야 하는 번거로움이 있는가 하면 TVR을 시청중 자리를 이탈하거나 또는 잠을 자게 되면 VTR의 영상신호가 없는 상태에서도 계속해서 TV는 켜 놓은 상태를 유지하게 되어 불필요한 전력을 소모시키게 되는 결점을 가지고 있었다.Conventionally, when a VTR is connected to a TV to watch a VTR, if there is no video signal of the VTR, the channel state remains as it is, and the TV is turned on unnecessarily. If you have trouble to reapply the video signal or switch to a channel with TV video signal, or if you leave the TVR or go to sleep, the TV will remain on even when there is no video signal from the VTR. The drawback was that it would maintain state and consume unnecessary power.

본 고안은 상기와 같은 결점을 해결하기 위하여 비디오 신호가 없을 때 정해진 시간동안 계속 비디오 신호가 있는 TV의 채널을 찾다가 TV에 비디오 신호가 없을 때에는 자동으로 TV를 오프시킬수 있는 자동 채널 절환 회로를 제공하는 것이다.The present invention provides an automatic channel switching circuit that can automatically turn off the TV when there is no video signal while searching for a channel of the video signal for a predetermined time when there is no video signal. will be.

이하 첨부된 도면에 의하여 본 고안을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제1도 및 제2도에 도시한 바와같이 트랜지스터(TR3)(TR4), 다이오드(D3), 저항(R23) (R26) (R27), 콘덴서(C3), 인버터(INV7)로 구성된 동기 검출 회로(가)와 동기 신호 입력단자(IN)를 TV의 중간주파 증폭(C)에 연결함과 동시에 인버터(INV8), 낸드게이트(NAND4)(NAND2)로 구성된 자동 튜닝 변환 회로(나)를 거쳐 인버터(INV3 - INV6), 낸드게이트(NAND3)(NAND4)(NAND7)로 구성된 검출회로(다)에 연결하고 검출회로(다)의 출력은 낸드게이트(NAND5)(NAND6), 저항(R3)(R4), 콘덴서(C3)(C4)로 구성된 클럭펄스 회로(라)를 통하여 업다운 카운터인 채널 변환 검출기(마) 클럭(CLK)펄스 입력단자에 연결하며 상기 채널 변화검출기(마)의 출력을 발광다이오드(LED1 - LED8), 저항(R15 - R22) 및 디코더(DEC1)로 구성된 채널표시기 (바) 및 디코더(DEC2) 및 버퍼(Buf1 - Buf 8)로 구성된 채널 변환기(사)를 통하여 저항 (R7 - R14), 트랜지스터(TR4 -TR10)로 구성된 채널선택 구동회로(아)에 연결하되 상기 채널표시기(바)는 카운터인 동기 검출 카운터 회로(카)를 통하여 저항(R5)(R6), 다이오드(D4), 트랜지스터(TR1)(TR2), 릴레이(RY)로 구성된 릴레이 구동회로(파) 연결하고 상기 검출회로(다)에는 저항(R1), 다이오드(D1), 콘덴서(C1), 스위치(S1), 슈미트트리거 인버터(INV1)로 구성된 채널다운 회로(자) 및 저항(R2), 다이오드(D2), 콘덴서(C2), 스위치(S2), 인버터(INV2)로 구성된 채널업 회로(차)의 출력을 각각 연결하여 상기 채널다운 회로(자)는 채널 변환 검출기(마)의 채널업 다운(UP/DOWN)전환 입력 단자에 연결하여서 된 것이다.As shown in FIGS. 1 and 2, a synchronous detection circuit composed of transistors TR3 (TR4), diodes D3, resistors R23 (R26) (R27), capacitors C3, and inverters INV7. (A) and the synchronous signal input terminal (IN) to the intermediate frequency amplification (C) of the TV, and at the same time through the automatic tuning conversion circuit (B) consisting of an inverter (INV8) and a NAND gate (NAND4) (NAND2) (INV3-INV6), NAND gate (NAND3) (NAND4) (NAND7) connected to the detection circuit (C), the output of the detection circuit (C) is NAND gate (NAND5) (NAND6), resistor (R3) (R4) And a clock pulse circuit (D) consisting of a capacitor (C3) and (C4), connected to an up-down counter, a channel conversion detector (e) clock (CLK) pulse input terminal, and outputting the output of the channel change detector (e). (LED1-LED8), resistor (R15-R22) and decoder (DEC1) with channel indicator (bar) and decoder (DEC2) and buffer (Buf1-Buf 8) through channel converter (g) R14), The channel indicator (bar) is connected to a channel selection driving circuit (H) consisting of transistors TR4 to TR10, and the channel indicator bar is connected to a resistor R5, R6, diode D4, and transistor through a synchronous detection counter circuit K, which is a counter. A relay driving circuit (wave) consisting of (TR1) (TR2) and relay (RY) is connected, and the detection circuit (c) includes a resistor (R1), a diode (D1), a capacitor (C1), a switch (S1), and a Schmitt trigger. Connect the output of the channel down circuit (child) composed of inverter (INV1) and the channel up circuit (car) composed of resistor (R2), diode (D2), capacitor (C2), switch (S2), and inverter (INV2), respectively. Thus, the channel down circuit (i) is connected to the channel up / down (UP / DOWN) switching input terminal of the channel conversion detector (e).

도면중 미설명 부호 A는 볼륨회로이고, B는 튜너이며 C는 중간 주파 증폭기이다.In the figure, reference numeral A denotes a volume circuit, B denotes a tuner, and C denotes an intermediate frequency amplifier.

이상과 같이 구성된 본 고안의 작용효과를 설명하면 다음과 같다.Referring to the effect of the present invention configured as described above are as follows.

먼저 비디오(Video) 수상시 자동으로 채널을 절환하는 과정을 설명하면 다음과 같다.First, the process of automatically switching channels when receiving a video is described below.

VTR의 영상신호 즉 비디오 신호가 동기 신호 입력 단자 (IN)를 통하여 동기 검출 회로(가)에 입력되면 동기 검출 회로(가)의 트랜지스터(TR4),(TR3)가 온, 오프 하면서 동기 신호의 유무를 판단하여 판단신호를 자동 튜닝 변환 회로(나)에 인가시킨다.When the video signal of the VTR, i.e., the video signal, is input to the sync detection circuit through the sync signal input terminal IN, the transistors TR4 and TR3 of the sync detection circuit are turned on and off, and the presence of a sync signal is present. The determination signal is applied to the automatic tuning conversion circuit (b).

이때 비디오 신호가 없을 때 자동 튜닝 변환 회로(나)에서 출력되는 신호는 로우신호가 되어 검출회로(다)의 낸드게이트(NAND3)에 입력되고 이 신호는 인버터(INV6)에 의하여 로우신호로 변환되어 낸드게이트(NAND4)에 입력되게 되고, 상기 낸드게이트(NAND4)에서는 하이 신호를 출력시켜 클럭펄스 회로(라)에 입력시킨다.At this time, when there is no video signal, the signal output from the auto-tuning conversion circuit (b) becomes a low signal and is input to the NAND gate NAND3 of the detection circuit (c). The signal is converted into a low signal by the inverter INV6. The NAND gate NAND4 is inputted, and the NAND gate NAND4 outputs a high signal to the clock pulse circuit D.

한편, 클럭펄스 회로(라)에서는 상기 검출회로(다)에서 출력된 하이 신호는 낸드게이트(NAND5)를 통해 하이신호가 출력되며 출력된 하이 신호는 저항(R3)(R4)과 콘덴서(C3), (C4)에 의해 시정수만큼 지연된 하이 신호를 채널 변환 검출기(마)에 인가 시키며 그 외 채널 변환 검출기(마)에서는 이 인가된 신호를 계수하여 발광 다이오드(LED1 - LED8)와, 저항(R15 - R22) 및 디코더(DEC1)로 구성된 채널 표시기(바)와 버퍼(Buf1 - Buf8), 디코더(DEC2)로 구성된 채널 변환기(사)에 인가시킨다.On the other hand, in the clock pulse circuit (D), the high signal output from the detection circuit (C) is outputted through the NAND gate NAND5, and the output high signal is the resistors R3 (R4) and capacitor C3. , The high signal delayed by the time constant by (C4) is applied to the channel conversion detector (e), and the other channel conversion detector (e) counts the applied signal to light emitting diodes (LED1-LED8) and the resistor (R15). A channel indicator (bar) consisting of R22) and a decoder (DEC1) and a channel converter (g) consisting of a buffer (Buf1-Buf8) and a decoder (DEC2).

따라서 채널 표시기 (바)와 채널 변환기(사)에서는 이 인가된 신호를 해독하여 8진 로직신호를 출력하면서 각 채널들을 계속해서 변환시켜 비디오 신호가 있는 TV 채널을 찾게 된다.Therefore, the channel indicator bar and the channel converter decode the applied signal and output an octal logic signal to continuously convert each channel to find a TV channel with a video signal.

이 때 비디오 신호가 전 채널에 거쳐 없을 때에는 상기 채널표시기(바)에서 동기 검출 카운터 회로(카)내의 카운터에 신호를 인가시켜 카운터로 하여금 정해진 카운터 만큼 카운터한 후 이 카운터한 신호를 릴레이 구동회로(파)내의 저항(R5)을 통해 트랜지스터(TR1),(TR2)의 베이스에 펄스를 가하여 트랜지스터(TR1), (TR2)를 구동시킴과 동시에 펄스 신호는 트랜지스터(TR2)의 에미터측을 통해 그라운드됨에 따라 릴레이(RY)가 오프되어 TV를 자동으로 오프시키게 한다.At this time, when the video signal does not pass through all channels, the channel indicator (bar) applies a signal to the counter in the synchronous detection counter circuit (car), causes the counter to counter by a predetermined counter, and then outputs the counter signal as a relay driving circuit ( A pulse is applied to the bases of the transistors TR1 and TR2 through the resistor R5 in the wave to drive the transistors TR1 and TR2, and the pulse signal is grounded through the emitter side of the transistor TR2. Accordingly, the relay RY is turned off to automatically turn off the TV.

다음에 TV의 채널 변환에 대하여 설명하면, 우선 채널다운 회로(자)내의 스위치(S1) 또는 채널업회로(차)내의 스위치(S2)를 누르면 VCC 전원은 저항(R1), (R2)과 그의 스위치(S1), (S2)를 접지됨과 동시에 인버터(INV1)(INV2)를 통해 반전된 하이신호는 채널 변환 검출기(마) 및 검출회로(다)를 통하여 클럭펄스 회로(라)에 가하여 채널 업 또는 다운을 하게 되는데, 이 때 채널다운 회로(자)아 채널업회로(차)내의 R1, R2, C1, C2는 채터링을 발지하는 저항 및 콘덴서이고, 다이오드(D1) (D2)는 인버터(INV1)(INV2) 보호용으로서 인버터(INV1)(INV2)에 입력 펄스가 입력 전압(VCC)보다 큰 펄스는 제거하게 된다.Next, channel conversion of the TV will be described. First, when the switch S1 in the channel down circuit or the switch S2 in the channel up circuit is pressed, the VCC power supply is connected to the resistors R1 and R2 and their corresponding values. The high signal inverted through the inverter INV 1 (INV 2 ) while grounding the switches S1 and S2 is applied to the clock pulse circuit d through the channel conversion detector d and the detection circuit d. Channel up or down, where R1, R2, C1 and C2 in the channel down circuit (child) and the channel up circuit (car) are resistors and capacitors that emit chattering, and diodes (D1) and (D2) In order to protect the inverters INV1 and INV2, the pulses whose input pulses are larger than the input voltage VCC to the inverters INV1 and INV2 are removed.

한편 채널 변환 검출기(마)에서 채널업다운(UP/DOWN) 입력단자에는 평상시 채널다운 회로(자)의 저항(R1) 인버터 (INV1)에 의하여 로우 상태가 인가되게 된다.On the other hand, a low state is applied to the channel up / down input terminal of the channel conversion detector (e) by the resistor R1 inverter INV1 of the channel down circuit.

따라서 채널업 회로(차)의 스위치(S2)를 누르면 검출회로(다)내의 낸드게이트(NAND4)의 출력단자에는 하이 신호를 출력하여 클럭펄스 회로(라)에 인가 시킨다.Therefore, when the switch S2 of the channel up circuit (difference) is pressed, a high signal is output to the output terminal of the NAND gate NAND4 in the detection circuit C so as to be applied to the clock pulse circuit d.

이때 클럭펄스 회로(라)에서는 저항(R3) (R4), 콘덴서(C3) (C4)에 의한 시정수 만큼 변환속도를 조정하여 업다운 카운터인 클럭단자(CLK)에 펄스를 인가시킨다.At this time, the clock pulse circuit (D) adjusts the conversion speed by the time constants of the resistors R3 (R4) and the capacitors C3 (C4) to apply a pulse to the clock terminal CLK, which is an up-down counter.

이때 채널 변환 검출기(마)내의 업다운 카운터에서는 입력 클럭 펄스 수만큼 출력하여 채널 변환을 하게 되는 것이다.At this time, the up-down counter in the channel conversion detector (e) outputs as many input clock pulses as channel conversion.

반면에 채널다운 회로(자)내의 스위치(SI)를 누르면 채널다운 회로(자)내의 인버터(INV1)에는 로우신호가 인가되어 채널 변환 검출기(마)내의 업다운 카운터의 채널 업다운(UP/DOWN) 입력단자에는 인버터(INV1)에 의하여 하이 신호가 인가된다.On the other hand, when the switch (SI) in the channel down circuit (child) is pressed, a low signal is applied to the inverter (INV1) in the channel down circuit (child), so that the channel up / down input of the up / down counter in the channel conversion detector (e) is input. The high signal is applied to the terminal by the inverter INV1.

동시에 채널 변환 검출기(마)의 클럭(CLK)펄스 입력 단자에는 클럭 펄스가 입력되게 되어 채널 다운 회로(자)내의 스위치(SW1) 누르고 있는 동안 만큼 클럭 펄스 회로(라)에서 카운터하여 카운터한 수만큼의 채널다운을 하게 된다.At the same time, a clock pulse is input to the clock (CLK) pulse input terminal of the channel conversion detector (e), and the counter is counted and counted by the clock pulse circuit (D) for as long as the switch SW1 in the channel down circuit is pressed. Channel down.

상기 채널표시기(바) 및 채널 변환기(사)의 입력단자에는 상기한 채널 변환 검출기(마)로 출력된 신호를 디코더(DEC1), (DEC2)에서 8진 디코더하여 채널 표시기(바)의 발광다이오드(LED1 - LED8)중 그 디코더된 하나만을 선택하여 발광다이오드를 점등시키고 채널 변환기(사) 역시 디코더된 하나의 출력만을 버퍼(Buf1 - Buf8)를 통하여 채널선택 구동회로(아)에 인가시켜 상기 채널 선택 구동회로(아)내의 트랜지스터(TR4 - TR10) 중 하나만 온시켜 채널을 선택하게 되는 것이다.Input signals of the channel indicator (bar) and the channel converter (g) are octal decoders of the signals output by the channel conversion detector (e) at the decoders DEC1 and DEC2 to light-emitting diodes of the channel indicator bars. Select only one of the decoders (LED1-LED8) to turn on the light emitting diode, and the channel converter also applies only one output of the decoder to the channel selection driving circuit (H) through the buffers Buf1-Buf8. Only one of the transistors TR4-TR10 in the selection driving circuit H is turned on to select a channel.

이상에서 설명한 바와 같이 본 고안은 VTR을 시청시 비디오의 신호가 없을 때 정해진 시간동안 계속 비디오 신호가 있는 TV의 다른 채널을 찾다가 비디오 신호가 있는 경우에는 채널에 멈추고 없는 경우에는 자동으로 TV를 오프시킬수 있게 함으로서 시청자가 일일이 TVR이나 TV를 조작하지 않아도 되며, 또한 TV를 수상시 채널을 일일이 조작하지 않고 한 개 업다운 스위치로 조작하게 되므로 불필요한 스위치를 모두 없앨수 있어 원가를 절감할 수 있는 이점을 제공해 줄 수 있는 것이다.As described above, the present invention searches for another channel of a TV that has a video signal for a predetermined period of time when there is no video signal when watching a VTR, and automatically turns off the TV if there is a video signal and stops there. This eliminates the need for viewers to operate TVRs or TVs individually, and also allows them to operate the TV with a single up-down switch instead of manually operating channels. It is.

Claims (1)

VTR을 수상기 TVR의 동기 신호 입력단자(IN)로부터 동기 검출 회로(가)는 동기의 유무를 판단하여 자동 튜닝 변환 회로(나)를 통하여 검출회로(다)에 보내되 비디오 신호가 없을 때 검출회로(다)는 클럭 펄스 회로(라)에서는 로직으로 변환된 하이신호를 출력시켜 채널 변환 검출기(마)에서 채널 표시기(바) 채널 변환기(사)에 8진 로직신호를 출력하여 채널을 계속 변환 하면서 TV의 채널을 찾다가 전 채널에 걸쳐 TV의 비디오 신호가 없을 때 동기 검출 카운터 회로(카)에서 정해진 카운터 만큼 계수한 후 릴레이 구동회로(파)에 펄스를 가하여 릴레이(RY)를 오프시켜 TV를 오프 할 수 있게 구성한 것을 특징으로 하는 자동채널 절환회로.When the VTR is sent from the synchronization signal input terminal IN of the receiver TVR, the synchronization detection circuit determines whether there is synchronization and sends it to the detection circuit (C) through the automatic tuning conversion circuit (B), but when there is no video signal. (C) The clock pulse circuit (D) outputs a high signal converted into logic, and outputs an octal logic signal from the channel conversion detector (e) to the channel indicator (bar) and the channel converter (g) to continuously convert the channel. When there is no video signal of TV over all channels after counting the channel of TV, the counter is counted by the synchronous detection counter circuit (car), and the relay driving circuit (wave) is pulsed to turn off the relay (RY) to turn off the TV. Automatic channel switching circuit, characterized in that configured to be.
KR2019870002367U 1987-02-27 1987-02-27 Automatic channel switching circuit KR900003414Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019870002367U KR900003414Y1 (en) 1987-02-27 1987-02-27 Automatic channel switching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019870002367U KR900003414Y1 (en) 1987-02-27 1987-02-27 Automatic channel switching circuit

Publications (2)

Publication Number Publication Date
KR880016932U KR880016932U (en) 1988-10-08
KR900003414Y1 true KR900003414Y1 (en) 1990-04-23

Family

ID=19260097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019870002367U KR900003414Y1 (en) 1987-02-27 1987-02-27 Automatic channel switching circuit

Country Status (1)

Country Link
KR (1) KR900003414Y1 (en)

Also Published As

Publication number Publication date
KR880016932U (en) 1988-10-08

Similar Documents

Publication Publication Date Title
KR900003414Y1 (en) Automatic channel switching circuit
GB1308010A (en) Signal seeking tuning systems
GB1475512A (en) Television signal detecting circuits
KR890006230Y1 (en) Mode converting circuit of television
JPH0339956Y2 (en)
KR860001343B1 (en) Electronic band selector with muting function
KR890008439Y1 (en) Automatic tuning circuit of vtr
KR910007187Y1 (en) Channel search bar removing circuit
KR910007195Y1 (en) Automatic tuning circuit
KR900003702Y1 (en) T.v. tuning circuit
KR900008282Y1 (en) Composory mono circuit for television
KR880004217Y1 (en) Sound signal modulating circuit
KR900003704Y1 (en) Auto tunning memory circuit of pll tuner
KR900004798Y1 (en) Multi signal switching circuits
KR930005818B1 (en) Method of driving vcr in direct brodcasting system
KR870003021Y1 (en) Volumn control circuit of television with a monitor
KR900010568Y1 (en) Memory scanning circuit of electronic tuning device
US4800434A (en) Power source for electronic tuning tuner
KR940008340Y1 (en) Changing circuit of vtr/tv for vtr
KR950004368Y1 (en) Low noise block source switching circuit
KR870002315Y1 (en) High-frequency modulation power breaking circuit of video tape recorder
JPH0339992Y2 (en)
KR900004468Y1 (en) Receicing circuit for liquid television
KR910009041Y1 (en) Remote control of wireless sound-receiver
KR890002425Y1 (en) Channel selecting circuit of television

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010330

Year of fee payment: 12

EXPY Expiration of term