KR900001876Y1 - Amplification circuit of image delay - Google Patents
Amplification circuit of image delay Download PDFInfo
- Publication number
- KR900001876Y1 KR900001876Y1 KR2019860012190U KR860012190U KR900001876Y1 KR 900001876 Y1 KR900001876 Y1 KR 900001876Y1 KR 2019860012190 U KR2019860012190 U KR 2019860012190U KR 860012190 U KR860012190 U KR 860012190U KR 900001876 Y1 KR900001876 Y1 KR 900001876Y1
- Authority
- KR
- South Korea
- Prior art keywords
- video
- delay
- video signal
- amplifier
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/02—Analogue recording or reproducing
- G11B20/08—Pulse-modulation recording or reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/00007—Time or data compression or expansion
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
내용 없음.No content.
Description
제1a도는 종래의 영상 믹싱시스템을 나타내는 개략도.1A is a schematic diagram showing a conventional image mixing system.
제1b도는 제1a도의 영상 믹서에 입력되는 녹화재생기의 영상출력신호와 카메라의 영상 출력신호를 나타내는 타이밍 차트.FIG. 1B is a timing chart showing an image output signal of a recording player and an image output signal of a camera input to the image mixer of FIG. 1A.
제2a도는 본 고안에 의한 영상 지연 증폭회로를 채용한 영상 믹싱시스템을 나타내는 개략도.2A is a schematic diagram showing an image mixing system employing an image delay amplification circuit according to the present invention.
제2b도는 본 고안에 따라 제2a도의 영상믹서에 입력되는 녹화재생기의 영상출력신호와 카메라의 영상출력신호를 나타내는 타이밍 차트.FIG. 2B is a timing chart showing an image output signal of a recording player and an image output signal of a camera input to the image mixer of FIG. 2A according to the present invention.
제3도는 본 고안에 의한 영상 지연 증폭회로를 나타내는 블럭도.3 is a block diagram showing an image delay amplifier circuit according to the present invention.
제4a도 및 제4b도는 제3도의 상세 회로도.4A and 4B are detailed circuit diagrams of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 녹화재생기 2 : 카메라1: Record player 2: Camera
3 : 영상믹서 4 : 영상지연증폭회로3: image mixer 4: image delay amplifier circuit
41 : 입력증폭부 42 : 지연부41: input amplifier 42: delay unit
43 : 출력증폭부 DL1-DL3: 지연수단43: output amplifier DL 1 -DL 3 : delay means
본 고안은 녹화재생기(Video Cassette Recorder)의 영상출력신호와 비데오 카메라의 영상출력신호를 믹싱하는 영상믹싱시스템에 사용되는 영상 지연 증폭회로에 관한 것으로, 특히 녹화재생기의 영상출력신호를 비데오 카메라의 영상출력신호에 동기시켜 영상믹서에 입력하는 영상 지연회로에 관한 것이다.The present invention relates to a video delay amplification circuit used in a video mixing system for mixing a video output signal of a video cassette recorder and a video output signal of a video camera. A video delay circuit is input to a video mixer in synchronization with an output signal.
종래 기술에 의한 영상믹싱시스템의 구성은 제1a도에 도시한 바와 같이, 비데오 카세트 테이프(이하 테이프라 칭함)에 녹화된 영상신호를 재생하는 녹화 재생기(1)와, 현장의 피사체의 화면을 전기적인 영상신호로 변환하는 카메라(2)와, 상기한 녹화재생기(1) 및 카메라(2)의 각 영상 출력신호를 케이블을 통하여 입력하여 희망에 따라 양 영상신호를 혼합하거나 또는 어느 하나의 영상신호를 선택하여 출력신호는 영상믹서(3)로 이루어지는 바, 상기한 녹화재생기(1)와 영상믹서(3)는 통상조정실에 설치하고 카메라(2)는 현장의 화면을 찍을 수 있도록 조정실 외부에 설치하는 것이 일반적이다. 이러한 상황에서는, 카메라(2)에서 영상믹서(3)까지의 케이블 길이가 녹화재생기(1)에서 영상믹서(3)까지의 케이블 길이보다 길게 되어 있으므로 카메라(2) 및 녹화재생기(1)로부터 희망하는 각 영상신호를 동시에 영상믹서(3)에 전송한 경우에 영상믹서(3)의 입력단(a)(1b)에 도달하는 타이밍에 있어서 제1b도에 도시한 바와 같이 카메라의 영상신호는 녹화 재생기의 영상신호보다 늦게되는 문제가 있었다.The structure of the image mixing system according to the prior art is as shown in FIG. 1A, and the recording player 1 for reproducing the video signal recorded on the video cassette tape (hereinafter referred to as tape) and the screen of the subject in the field are electrical. The camera 2 for converting the video signal into the normal video signal, and the video output signals of the recording / reproducing player 1 and the camera 2 are inputted through a cable to mix both video signals as desired, or any one video signal. By selecting, the output signal is composed of a video mixer (3). The recording player (1) and the video mixer (3) are installed in a normal control room, and the camera (2) is installed outside the control room so as to take a picture of the site. It is common to do In this situation, since the cable length from the camera 2 to the video mixer 3 is longer than the cable length from the recording player 1 to the video mixer 3, it is desired from the camera 2 and the recording player 1. In the case where each video signal is simultaneously transmitted to the video mixer 3, the video signal of the camera is recorded and reproduced as shown in FIG. 1B at the timing of reaching the input terminals (a) and 1b of the video mixer 3. There was a problem that is later than the video signal.
이와 같이, 영상믹서(3)에 입력되는 양 영상신호의 타이밍이 일치하지 않기 때문에, 양 영상신호를 혼합(MIXING)하는 경우에 동기가 무너져 화면이 원만하게 형성되지 않는 결점이 있었다.As described above, since the timings of the two video signals inputted to the video mixer 3 do not coincide, there is a drawback that the screen is not formed smoothly because the synchronization is collapsed when the two video signals are mixed.
따라서, 본 고안에서는 상기한 결점을 해소하기 위하여 녹화재생기의 영상 출력신호의 타이밍을 카메라의 영상 출력신호의 타이밍에 동기시켜 영상믹서에 입력시킬 수 있는 영상 지연회로를 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a video delay circuit capable of inputting a timing of an image output signal of a recording / reproducing apparatus to a video mixer in synchronization with the timing of an image output signal of a camera in order to solve the above-mentioned drawback.
본 고안의 다른 목적은 카메라와 영상믹서 사이에 설치된 케이블에 의한 카메라 영상 출력신호의 전송 지연 시간에 상응하여 녹화재생기의 영상출력신호를 정확히 지연시킬 수 있도록 지연시간을 미세조정할 수 있는 영상지연 증폭회로를 제공함에 있다.Another object of the present invention is an image delay amplification circuit capable of finely adjusting the delay time so as to accurately delay the video output signal of a recording player corresponding to the transmission delay time of the camera video output signal by a cable installed between the camera and the video mixer. In providing.
상기한 목적을 달성할 수 있는 본 고안에 의한 영상 지연증폭회로는 제2b도에 도시한 바와 같이, 녹화재생기(1)와 영상믹서(3)사이에 설치되어 녹화재생기(1)의 영상출력신호(제1b도의 1(a))를 지연시켜 제2b도에 도시와 같이 카메라 영상출력신호(1b')와 동기시킨 상태(제2b도의 1(a))로 하여 영상믹서(3)에 입력시키도록 되어 있다.As shown in FIG. 2B, an image delay amplifier circuit according to the present invention capable of achieving the above object is provided between the recording player 1 and the image mixer 3 to output an image output signal of the recording player 1. 1 (a) of FIG. 1b is delayed and input to the image mixer 3 in a state of synchronizing with the camera video output signal 1b 'as shown in FIG. 2b (1 (a) of FIG. 2b). It is supposed to be.
이의 케이블의 길이에 따른 영상신호의 타이밍 불일치를 해소할 수 있게 되어 녹화재생기(1) 및 카메라(2)의 양 영상출력신호를 혼합하는 경우에 있어서 동기 흐트러짐에 의한 화면의 찌그러짐을 해소할수 있는바, 본 고안의 영상 지연증폭회로(4)의 개략적 구성은 제3도의 블럭도에 도시한 바와 같다.The timing inconsistency of the video signal according to the length of the cable can be eliminated, and the distortion of the screen due to the synchronous disturbance can be eliminated when mixing the video output signals of the recording player 1 and the camera 2. The schematic configuration of the image delay amplifier circuit 4 of the present invention is as shown in the block diagram of FIG.
즉, 입력되는 영상신호를 소정의 레벨로 증폭하는 입력증폭부(41)와, 증폭된 영상신호를 소정 시간 범위(본 고안에서는 0-320ms)내에서 스위치 절환 방식에 의해 가변적으로 지연시킬 수 있는 지연부(42)와, 지연된 영상신호를 재차 소정의 레벨로 증폭하여 후단의 영상믹서에 공급하는 출력증폭부(43)로써 이루어져 있다.That is, the input amplifier 41 for amplifying the input video signal to a predetermined level and the amplified video signal can be variably delayed by a switch switching method within a predetermined time range (0 to 320 ms in the present invention). A delay section 42 and an output amplifier 43 for amplifying the delayed video signal to a predetermined level again and supplying it to the video mixer at the next stage.
제4a도와 제4b도에는 각각 제3도에 도시된 입력증폭부(41) 및 지연부(42)의 상세한 구성과 출력증폭부(43)의 상세한 구성이 도시되어 있는데, 제4a도 및 제4b도로써 본 고안의 실시예를 상술하기로 한다.4A and 4B show the detailed configuration of the input amplifier 41 and the delay unit 42 and the detailed configuration of the output amplifier 43 shown in FIG. 3, respectively. FIGS. 4A and 4B As an embodiment of the present invention will be described in detail.
녹화재생기(1)에서 출력되는 영상출력신호는 지연부(4)내의 입력증폭부(41)의 입력단(vi)으로 들어가서 두개의 (+)전극끼리 서로 연결된 캐패시터(C1)(C2)를 통해 AC 결합된다.The video output signal output from the recording and playback player 1 enters the input terminal vi of the input amplifier 41 in the delay unit 4 and connects the capacitors C 1 and C 2 connected to each other. Is coupled through AC.
이 캐패시터(C1)(C2)는 증폭부 입력에 ±Vcc 의 직류 전압까지 허용하는 무극성 캐패시터(nonpolarized capacitor)로서 동작한다.This capacitor C 1 (C 2 ) operates as a nonpolarized capacitor that allows up to a direct current voltage of ± Vcc to the amplifier input.
즉. 캐패시터(C2)의 출력은 저항(R4)을 통하여 에미터 플로워(Q3)의 베이스에 연결되며, 이 베이스 전위는 일단이 접지된 저항(R1)에 의해 보통 접지전위를 유지한다.In other words. The output of capacitor C 2 is connected to the base of emitter follower Q 3 through resistor R 4 , which is normally held at ground potential by resistor R 1 grounded at one end.
저항(R1)(R4)의 접속점은 저항(R2)을 경유하여 출력 DC레벨 조정용 가변저항(R3)의 가변단자에 연결되며, 저항(R3)의 양단은 전원(±Vcc)에 연결됨으로써 캐패시터(C2)의 출력은 DC 0 볼트로 조정한다.Both ends of the resistor (R 1) a connection point of the (R 4) is via a resistor (R 2) is connected to the variable terminal of the output DC level adjusting variable resistor (R 3), the resistance (R 3) is the power (± Vcc) By connecting to, the output of capacitor (C 2 ) is regulated to DC 0 volts.
에미터 폴로워(Q3)의 에미터 출력은 트랜지스터(Q2)의 베이스에 인가되어 있는데, 트랜지스터(Q1)(Q2)와 저항(R6-R9)과 콘덴서(C4)(C5) 및 제너다이오드(D5)등은 전류증폭단을 구성하여 입력 영상신호를 증폭하여 다음단의 지연부(42)에 공급하는 역할을 한다.The emitter output of emitter follower (Q 3 ) is applied to the base of transistor (Q 2 ), with transistors (Q 1 ) (Q 2 ), resistors (R 6 -R 9 ), and capacitor (C 4 ) ( C 5 ) and the zener diode (D 5 ) constitute a current amplifier stage to amplify the input video signal and supply the amplified input signal to the delay unit 42 of the next stage.
상기한 입력증폭부(41)의 전류증폭단을 구성하는 트랜지스터(Q1)의 콜렉터 출력은 소장의 구동 임피던스를 지연부(42)에 공급하는 저항(R9)을 통하여 지연부(42)의 제1지연수단(DL1)에 연결되어 있다. 제1지연 수단(DL1)은 5.10.20.40.30ns의 5개의 지연선(delay line)으로 구성되어 있으며 이들 5개의 지연선에 대응하여 5쌍의 탭단자를 가진 점퍼스위치(jumper switch)가 설치되어 있어서, 제1지연수단(DL1)은 0-155ns 까지 5단계로 지연시간을 조정할 수 있게 되어 있다.The collector output of the transistor Q 1 constituting the current amplifying stage of the input amplifier 41 is provided by the delay unit 42 through a resistor R 9 which supplies a small drive impedance to the delay unit 42. 1 is connected to the delay means DL 1 . The first delay means DL 1 is composed of five delay lines of 5.10.20.40.30ns, and a jumper switch having five pairs of tap terminals is installed corresponding to the five delay lines. Thus, the first delay means DL 1 can adjust the delay time in five steps from 0 to 155 ns.
제4a도의 도면에서, 제1지연수단(DL1)에 의한 지연시간은 45ns 이다. 제2지연수단(DL2)은 160ns의 지연선을 가진 것으로서 1쌍의 탭단자를 가진 또 하나의 점퍼스위치가 설치되어 있다.In the figure of FIG. 4A, the delay time by the first delay means DL 1 is 45 ns. The second delay means DL 2 has a delay line of 160 ns and is provided with another jumper switch having a pair of tap terminals.
그리고, DL3는 제3지연수단을 나타내는 것으로서, 이는 5ns이하의 지연시간을 미세조정하기 위한 설치한 것이며, 중앙탭에서 접지까지 가변용량(C6-C8)을 가진 톨로이드 코일(toroid coil)(TC)로 구성된다.In addition, DL 3 represents a third delay means, which is installed to finely adjust a delay time of 5 ns or less, and a toroid coil having a variable capacitance (C 6 -C 8 ) from the center tap to the ground. (TC).
캐패시터(C6)(C7)와 관련된 3단계 점퍼스위치는 톨로이드 코일(TC)의 중앙탭에서 접지까지의 용량을 선택하기 위한 것으로, 점퍼스위치의 공통 탭단자(J0)가 탭단자(J1)에 연결되면 상기의 용량간은 C6+C8로, 탭단자(J2)에 연결되면 상기의 용량간은 C7+C8로, 탭단자(J3)에 연결되면 상기의 용량값은 C8로 결정된다.여기서 C3은 트리머 콘덴서로서 5ns이하의 미세지연 조정시 연속적인 미세조정을 가능하게 하는 것이다.The three-stage jumper switch associated with the capacitors C 6 and C 7 selects the capacitance from the center tap to the ground of the toroidal coil TC. The common tap terminal J 0 of the jumper switch is the tap terminal ( When connected to J 1 ) the above capacity is connected to C 6 + C 8 , when connected to the tap terminal (J 2 ) The above capacity is connected to C 7 + C 8 , when connected to the tap terminal (J 3 ) The capacitance value is determined by C 8 , where C 3 is a trimmer condenser to enable continuous fine adjustment when fine adjustment of less than 5 ns.
이상과 같은 3개의 지연수단(DL1-DL3)을 종합해 볼 때, 지연부(42)에서는 0-320ns(=155+160+5ns)범위의 지연이 가능하게 된다.Incorporating the three delay means DL 1 -DL 3 as described above, the delay unit 42 allows a delay in the range of 0-320 ns (= 155 + 160 + 5 ns).
그런데, 상기한 톨로이드 코일(TC)의 출력(Vm)은 지연량, 즉 지연시판이 변함에 따라 지연선의 삽입손실이 변하기 때문에 출력레벨을 조정할 필요가 있다. 이를 위하여 톨로이드 출력(Vm)은 레벨조정용 볼륨(R11)과 이에 직렬로 연결되어 접지된 저항(R12)그리고 상기 저항(R11)(R12)에 대하여 병렬로 접속된 저항(R10)이 연결되어 있으며, 상기 저항(R10-R12)의 합성저항값은 지연부(42)의 입력단에 설치된 저항(R9)의 저항값과 같게 설정되어 있다.However, the output Vm of the toroidal coil TC described above needs to adjust the output level because the insertion loss of the delay line changes as the delay amount, i.e., the delayed market. Tall Lloyd output (Vm) to do this is a resistor connected in parallel to the level adjusting volume (R 11) and this is connected in series to a grounded resistor (R 12) and said resistance (R 11) (R 12) (R 10 ) Is connected, and the combined resistance of the resistors R 10 -R 12 is set equal to the resistance of the resistor R 9 provided at the input of the delay unit 42.
저항(R11)에 의해 레벨조정된 지연부(42)의 출력은 저항(R13)을 통해 트랜지스터(Q1)의 베이스로 들어간다.The output of the delay portion 42 leveled by the resistor R 11 enters the base of the transistor Q 1 through the resistor R 13 .
트랜지스터(Q5)와 연결된 트랜지스터(Q4)는 차동증폭부를 형성하고 있다.Transistor Q 4 connected with transistor Q 5 forms a differential amplifier.
에미터 감쇠 저항(R15)(R16)은 상기의 차동증폭부의 이득을 조절한다. 바이어스는 전류원(Q7)에 의해 공급된다.Emitter attenuation resistor R 15 (R 16 ) adjusts the gain of the differential amplifier. The bias is supplied by the current source Q 7 .
영상신호는 트렌지스터(Q4)의 콜렉터에서 반전되고 트랜지스터(Q6)에 의해서 다시 반전되어 콜렉터에서 출력된다. 그리고, 트랜지스터(Q5)(Q6)의 콜렉터는 서로 접속되어 있는데, 이점에서의 임피던스가 높으면 그 출력의 이득이 높아지게 된다.The video signal is inverted at the collector of transistor Q 4 and inverted again by transistor Q 6 and output at the collector. The collectors of transistors Q 5 and Q 6 are connected to each other, but the higher the impedance at this point, the higher the gain of the output.
트랜지스터(Q1)(Q5)의 콜렉터 사이에 접속된 콘덴서(C11)는 고주파의 롤 오프(roll off)현상을 제어한다.The capacitor C 11 connected between the collectors of the transistors Q 1 and Q 5 controls the roll off phenomenon of the high frequency.
트랜지스터(Q5)(Q6)의 콜렉터 출력은 에미터 폴로워(Q8)에 의해 완충된 후, 제너다이오드(D1)를 통해서 그 레벨이 쉬프트 된다. 제너다이오드(D1)에 대한 바이어스는 전류원(Q9)에 의해 공급된다.The collector output of transistors Q 5 and Q 6 is buffered by emitter follower Q 8 and then the level is shifted through zener diode D 1 . The bias for zener diode D 1 is supplied by current source Q 9 .
제너다이오드(D1)를 경유한 신호는 트랜지스터(Q10,Q11,), 콘덴서(C16-C18), 저항(R28-R30) 및 제너다이오드(D2)에 의해 형성되는 토템 폴(totem pole) 증폭기를 구동한다.A signal via a zener diode (D 1) is a transistor (Q 10, Q 11,) , a capacitor (C 16 -C 18), resistors (R 28 -R 30) and a totem formed by a Zener diode (D 2) Drives a pole pole amplifier.
트랜지스터(Q10)의 에미터에서 발생되는 토템 폴 증폭기의 출력(Vo)은 저항(R20-R25) 및 콘덴서(C12-C14)에 의해 구동되는 궤환회로를 통하여 트랜지스터(Q5)의 베이스에 인가되는 것에 의해 영상신호 증폭부에 대하여 하나의 궤환 루우프를 형성함으로써 안정된 이득과 토템 폴 증폭기의 출력단 임피던스를 감소시키게 된다.The output Vo of the totem pole amplifier generated at the emitter of transistor Q 10 is connected to transistor Q 5 through a feedback circuit driven by resistors R20-R 25 and capacitors C 12 -C 14 . When applied to the base, one feedback loop is formed for the image signal amplifier to reduce the stable gain and output stage impedance of the totem pole amplifier.
궤환회로에서 콘덴서(C13)는 트리머로서 증폭기의 응답특성을 조정하는데 사용된다.In the feedback circuit, the capacitor C 13 is used as a trimmer to adjust the response characteristics of the amplifier.
영 임피던스(Zero Impedance)를 나타내는 토템 폴 증폭기의 출력(Vo)은 6개의 저항(Ro) 및 콘덴서(Co)를 통하여 영상믹서(3)에 인가되는 것이다.The output Vo of the totem pole amplifier indicating zero impedance is applied to the image mixer 3 through six resistors Ro and a capacitor Co.
저항(Ro)의 저항값은 저항(R9)의 저항값과 같게 설정된다.The resistance value of the resistor Ro is set equal to the resistance value of the resistor R 9 .
이와같은 구성에 의하면, 녹화재생기(1)에서 출력되는 영상신호를 그 레벨에 손상을 주지 않고 카메라(2)에서 출력되는 영상신호에 동기되도록 정확히 지연시킬 수 있게 된다.According to such a configuration, it is possible to accurately delay the video signal output from the recording and playback device 1 to be synchronized with the video signal output from the camera 2 without damaging its level.
상기한 바와 같이, 본 고안에 의하면 카메라(2)와 영상믹서(3)사이에 설치된 케이블에 의한 카메라의 영상출력 신호의 전송 지연시간에 상응하여 녹화재생기의 영상출력신호를 미세조정하여 정확하게 지연시킬 수 있기 때문에, 양 영상출력신호의 동기 불일치에 따른 화면의 흐트러짐을 예방할 수 있는 이점이 얻어진다.As described above, according to the present invention, fine adjustment of the video output signal of the recording and reproducing apparatus can be performed according to the transmission delay time of the video output signal of the camera by the cable installed between the camera 2 and the video mixer 3. Therefore, the advantage of preventing the screen from being disturbed due to the synchronization mismatch between the two image output signals is obtained.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860012190U KR900001876Y1 (en) | 1986-08-12 | 1986-08-12 | Amplification circuit of image delay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019860012190U KR900001876Y1 (en) | 1986-08-12 | 1986-08-12 | Amplification circuit of image delay |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880005177U KR880005177U (en) | 1988-05-11 |
| KR900001876Y1 true KR900001876Y1 (en) | 1990-03-10 |
Family
ID=19254899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019860012190U KR900001876Y1 (en) | 1986-08-12 | 1986-08-12 | Amplification circuit of image delay |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900001876Y1 (en) |
-
1986
- 1986-08-12 KR KR2019860012190U patent/KR900001876Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880005177U (en) | 1988-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910006374B1 (en) | Power supply and input signal control circuit | |
| US6650371B1 (en) | Multiplexed video signal interface signal, system and method | |
| US3557305A (en) | Dc restoration and white clipping circuit for video recorder | |
| EP0410399A2 (en) | Video preamplifier circuit | |
| KR900001876Y1 (en) | Amplification circuit of image delay | |
| US4390847A (en) | Muting device | |
| CN1096177C (en) | Receiver for audio frequency/video frequency interlinked difference main line | |
| US4266245A (en) | Differential amplifier current repeater | |
| JPS6172406A (en) | Photoreceiver using low power transmission impedance | |
| US4500932A (en) | Signal processing circuit | |
| US3946249A (en) | Signal control circuit | |
| US6369527B1 (en) | Vertical blanking circuit and bias clamp boost supply | |
| US5333019A (en) | Method of adjusting white balance of CRT display, apparatus for same, and television receiver | |
| US7184099B1 (en) | Controllable signal baseline and frequency emphasis circuit | |
| US4521818A (en) | One plus double omega squared radio frequency equalizer | |
| JPH0211067A (en) | Video signal processing system | |
| KR100256013B1 (en) | Digital signal processor | |
| US4615044A (en) | Interface between video cassette player and television receiver | |
| KR0155095B1 (en) | Signal level harmony circuit for bias control | |
| KR970006271Y1 (en) | Stabilization circuit of caption signal in vcr | |
| JPH0422406Y2 (en) | ||
| KR0133878Y1 (en) | Apparatus for processing a signal for super jack | |
| JPH05274787A (en) | Automatic gain control circuit | |
| KR870001155Y1 (en) | Voice signal recording circuit using a false image synchronizing signal | |
| JPH0856127A (en) | Audio signal power amplifier circuit and audio apparatus using this circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19961231 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |