KR900000871Y1 - Automatic video gain control for monitor - Google Patents
Automatic video gain control for monitor Download PDFInfo
- Publication number
- KR900000871Y1 KR900000871Y1 KR2019870008639U KR870008639U KR900000871Y1 KR 900000871 Y1 KR900000871 Y1 KR 900000871Y1 KR 2019870008639 U KR2019870008639 U KR 2019870008639U KR 870008639 U KR870008639 U KR 870008639U KR 900000871 Y1 KR900000871 Y1 KR 900000871Y1
- Authority
- KR
- South Korea
- Prior art keywords
- transistor
- video
- gain
- resistor
- monitor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/70—Circuitry for compensating brightness variation in the scene
- H04N23/76—Circuitry for compensating brightness variation in the scene by influencing the image signals
Abstract
내용 없음.No content.
Description
제1도는 종래의 회로도.1 is a conventional circuit diagram.
제2도는 본 고안에 따른 회로도.2 is a circuit diagram according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 캐스코드회로 2 : 제1차등증폭부1: cascode circuit 2: 1st differential amplifier
3 : 제2차동 증폭부 Q₁∼Q5: 트랜지스터3: Part 2 differential amplifier Q₁~Q 5: transistor
VR₁∼VR₂ : 가변저항 R₁∼R13: 저항VR₁ ~ VR₂: Variable resistor R₁ ~ R 13 : Resistance
Vin : 비데오 입력단 Vout : 비데오 출력단Vin: Video Input Vout: Video Output
본 고안은 모니터회로에 관한 것으로 특히 차동증폭회로를 이용하여 비데오 이득(Video Gain)을 비데오 입력과 콘트라스트 이득과의 차에 따라 자동적으로 일정하게 유지시키도록 한 모니터의 비데오 이득 자동 조절회로에 관한 것이).The present invention relates to a monitor circuit, and more particularly, to a video gain automatic control circuit for maintaining a video gain constant automatically according to a difference between a video input and a contrast gain using a differential amplifier circuit. ).
종래의 모니터에 있어 비데오 이득 조절회로의 구성은 제1도에서 보는 바와 같이 비데오 입력단(Vin)이 이득조절용 가변저항(VR₁)과 접속되어 다이오우드(D₁)를 거쳐 접지접속되며 상기 이득 조절용 가변저항(VR₁)의중앙단은 저항(R₃)을 거쳐 캐스코드호로(1)에 트랜지스터(Q₁)베이스에 접속되고 상기 트랜지스터(Q₁)의 에미터는 저항(R₄)과 콘덴서(C₁)의 병렬 연결을 거쳐 접지접속되며 그의 콜렉터는 트랜지스터(Q₂)의 에미터와 접속되고 트랜지스터(Q₂)의 베이스는 접지된 저항(R₂)과 저항(R₁)을 거쳐 전원(+Vcc₁)에 접속되며 그의 콜렉터에는 비데오 출력단(Vout)에 접속되는 구성으로, 그의 동작 상태를 설명하면 다음과 같다.In the conventional monitor, as shown in FIG. 1, the video gain control circuit has a video input terminal (Vin) connected to a gain control variable resistor (VR₁) and connected to a ground through a diode (D₁). The center end of VR 'is connected via a resistor (R₃) to the cascode arc (1) to the transistor (Q') base, and the emitter of the transistor (Q ') is grounded through the parallel connection of the resistor (R') and the capacitor (C '). Its collector is connected to the emitter of transistor (Q₂), and the base of transistor (Q₂) is connected to the power supply (+ Vcc 거쳐) via grounded resistor (R₂) and resistor (R₁), and to its collector video output terminal (Vout). The operation state thereof is explained as follows.
비데오 입력단(Vin)의 신호가 이들 조절용 가변저항(VR₁)의 가변에 따라 이득이 조절되어 캐스코드회로(1)의 트랜지스터(Q₁)베이스에 연가되게 되면 트랜지스터(Q₁)는 도통되어 트랜지스터(Q₂)의 콜렉터에는 입력 파형과 역상인 파형의 출력되어 비데오 출력단(Vout)으로 출력되게 된다.When the signal of the video input Vin is adjusted in accordance with the variation of these adjustable variable resistors VR 'and is connected to the transistor Q' base of the cascode circuit 1, the transistor Q 'is turned on and the transistor Q2 is turned on. The collector of the output waveform of the phase opposite to the input waveform is output to the video output terminal (Vout).
그러나 상기와 같은 회로에서는 비데오 이득을 조절할시 비데오의 시간이 조절되어 비데오 출력단으로 비데오 레벨이 차이가 발생되게 되었으며 또한 비데오 레벨의 일부분만이 피킹(Peaking)되어 잡음이 출력되게 되었다.However, in the above circuit, when the video gain is adjusted, the video time is adjusted so that the video level is different from the video output stage, and only a part of the video level is peaked to output noise.
이에 본 고안은 상기한 문제점을 개선시키기 위해 안출된 것으로서 트랜지스터를 이용한 차동증폭 회로를연결 구성시켜 비데오 입력과 콘트라스토 이득과의 차에 따라 비데오 이득을 자동 조절하도록 한 것으로, 이하그 구성을 첨부된 도면에 따라 설명하면 다음과 같다.In order to solve the above problems, the present invention is designed to connect a differential amplifier circuit using a transistor to automatically adjust the video gain according to the difference between the video input and the contrast gain. Referring to the drawings as follows.
제2도는 본 고안에 따른 모니터의 비데오 이득 자동 조절회로도로서, 전원(+Vcc₁)과 일단이 연결되고 타단이 접지접속된 콘트라스토 가변저항(VR₁)의 중앙단은 저항(R₁)(R₂) 거쳐 접지접속되며 저항(R₁)(R₂)의 연결점은 트랜지스터(Q₁)의 베이스에 접속되고 상기 트랜지스터(Q₁)의 에미터는 저항(R5)을 거쳐 접지접속되며 동시에 저항(R7)과 저항(R8)을 거쳐 접지된 일단이 이득 조절용 가변저항(VR₂)의 중앙단에 접속된 이득 조절용가변저항(VR₂)에 접속되고, 상기 저항(R7)(R8)의 연결점과 저항(R8)과 이득조절용 가변저항(VR₂)의 연결점은 저항(R9)을 거쳐 제1차동증폭부(2)의 트랜지스터(Q₂)(Q₃) 에미터에 접속되고 상기 트랜지스터(Q₁)의 콜렉터는 접지된 저항(R₃)과 함꼐 저항(R₄)을 거쳐 전원(+Vcc₁)에 접속되며 동시에 저항(R6)을 거처 제1차동증폭부(2)의 트랜지스터(Q₁)의 에미터에 접속되고, 상기 제1차등증폭부(2)의 트랜지스터(Q₂) (Q₃)에미터는 저항(R11) (R12)을 각각 거쳐 제2차동동증폭부(3)의 트랜지스터(Q5)(Q₄)베이스에 각각 접속되고, 비데오 입력단(Vin)은 상기 트랜지스터(Q₄)(Q5)의 공통 에미터단에 접속되어 트랜지스터(Q₄)의 콜렉터가 저항(R12)을거쳐 전원(+Vcc₂)에 접속되고 트랜지스터(Q5)의 콜렉터가 저항(R13)을 거쳐 비데오 출력단(Vout)에 접속되는 구성으로, 상기 회로 구성의 동작 상태 및 작용효과를 설명하면 다음과 같다.2 is a video gain automatic control circuit diagram of a monitor according to the present invention, the center end of the contrast variable resistor (VR₁) having one end connected to a power supply (+ Vcc₁) and the other end connected to ground is provided via a resistance (R₁) (R₂). ground connection and a resistance (R₁) (R₂) connection point is grounded is connected is connected to the base of the transistor (Q₁) through the emitter resistor (R5) of the transistor (Q₁) at the same time the resistance (R 7) and resistance (R 8 ) a through grounding one end is connected to the gain adjustment with gain adjustment potentiometer (VR₂) connected to the central terminal of the variable resistor (VR₂), the resistor (R 7) (R 8) a connection point with the resistor (R 8) and the The connection point of the gain control variable resistor VR₂ is connected to the transistor Q₂ (Q₃) emitter of the first differential amplifier 2 through a resistor R 9 , and the collector of the transistor Q₁ is connected to a grounded resistor ( R₃) and hamkkye through a resistance (R₄) is connected to the power source (+ Vcc₁) at the same time a resistance (R 6) a first dwelling Is connected to the emitter of the transistor (Q₁) of the amplifying section (2), via the transistor (Q₂) (Q₃), the emitter resistance (R 11) (R 12) of the first differential amplifying section (2) respectively, the second the collector of the car dongdong amplifier section (3) transistor (Q 5) (Q₄) being connected to the base, video input terminal (Vin) is connected to the common emitter teodan of the transistor (Q₄) (Q 5) transistors (Q₄) of Is connected to a power supply (+ Vcc₂) via a resistor (R 12 ) and a collector of transistor (Q 5 ) is connected to a video output terminal (Vout) via a resistor (R 13 ). The effect is as follows.
콘트라스트 가변저항(VR₁)을 가변함에 따라 전원(+Vcc₁)의 가변된 진압이 분압용 저항(R₁)(R₂)을 거쳐 트랜지스터(Q₁)의 베이스에 인가되어 트랜지스터(Q₁)를 제어시키게 되며 트랜지스터 (Q₁)의 콜렉터에는 전원(+Vcc₁)이 분압용 저항(R₃)(R₄)에 의해 분압되어 출력전압을 결정하게 된다.As the contrast variable resistor VR 'is varied, the variable suppression of the power supply (+ Vcc') is applied to the base of the transistor Q 'through the voltage divider R' (R2) to control the transistor Q '. The power supply (+ Vcc₁) is divided in the collector of QV) by the voltage dividing resistor R₃ (R₄) to determine the output voltage.
상기에 따라 트랜지스터(Q₁)의 에미터는 기본 로우 레벨의 전압을 저항(R5)(R7)으로 분압시켜 제1차동증폭부(2)의 트랜지스터(Q₂) 에미터에 인가시키고 트랜지스터(Q₁)의 콜렉터 전압을 트랜지스터(Q₃)의 에미터에인가시키게 되므로, 이때 트랜지스터(Q₂)(Q₃)의 콜렉터와 베이스에는 전원(+Vcc₁)에 의해 바이어스 전압을동등하게 인가시키고 있어 각 에미터에 공통 접속된 이득 조절용 가변저항(VR₂)으로 이득을 조절하게 된다.According to the above, the emitter of the transistor Q 'divides the basic low level voltage into the resistors R5 and R7 and applies the transistor Q2 of the transistor 1 of the first differential amplifier 2 to the collector of the transistor Q'. Since the voltage is applied to the emitter of the transistor Q₃, the bias voltage is equally applied to the collector and the base of the transistor Q₂ (Q₃) by the power supply (+ Vcc₁). The gain is controlled by a variable resistor (VR₂).
그러므로 이득 조절용 가변저항(VR₂)의 가변에 따라 이득을 가변시키면 트랜지스터(Q₂)(Q₃)의 베이스와 콜렉터에 바이어스 전류가 변하여 그 출력 전류를 저항(R14)을 거쳐 제2차동 증폭부(3)의 트랜지스터(Q₁)베이스에 인가하며 동시에 저항(R11)을 거쳐 트랜지스터(Q5)의 베이스에 인가하며, 비데오 입력단(Vin)의 전압이 제2차 등증폭부(3)의 트랜지스터(Q₄)(Q5)베이스에 자동적으로 인가되는 전압을 이용하여 트랜지스터(Q5)의 콜렉터에 출력되므로 저항(R11)을 거쳐 비데오 출력단(Vout)으로 출력하게 된다.Therefore, if the gain is changed in accordance with the variable of the variable variable VR₂ for gain control, the bias current is changed at the base and the collector of the transistor Q₂ (Q₃), and the output current is passed through the resistor R 14 to the second differential amplifier 3. ) of the transistor (Q₁) is applied to the base and at the same time applied to the base of the transistor (Q 5) via a resistor (R 11), and the transistors of the voltage of the video input terminal (Vin), the second such amplifier section (3) (Q₄ ) (Q 5) is by using an automatic voltage applied to the base of the output to the collector of the transistor (Q 5) via a resistor (R 11) output to the video output terminal (Vout).
결국 트랜지스터(Q₁)는 콘트라스트 가변저항(VR₁)의 콘트라스트 레벨 전압을 가변해 주고 제1차동증폭부(2)를 이용하여 콘트라스트 레벨 전압과 제2차동증폭부(3)의 DC레벨 전압을 바이어스 해줌으로서 비데오 입력단(Vin)의 전압이 제2차동증폭부(3)에 차동적으로 인가되는 전압을 이용하여 비데오 출력단(Vout)으로 출력되게 된다.As a result, the transistor Q 'varies the contrast level voltage of the contrast variable resistor VR' and biases the contrast level voltage and the DC level voltage of the second differential amplifier 3 by using the first differential amplifier 2. As a result, the voltage of the video input terminal Vin is output to the video output terminal Vout using a voltage differentially applied to the second differential amplifier 3.
따라서 본 고안은 이상의 설명에서와 같이 차동증폭회로를 이용하여 비데오 입력과 콘트라스트 이득과의 차이에 따라 비데오 이득을 일정하게 자동유지시켜 잡음 성분을 제거시킨 깨끗한 화면 상태를 제공하게 된다.Therefore, the present invention provides a clear screen state by removing noise components by automatically maintaining the video gain constantly according to the difference between the video input and the contrast gain using a differential amplifier circuit as described above.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870008639U KR900000871Y1 (en) | 1987-05-30 | 1987-05-30 | Automatic video gain control for monitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019870008639U KR900000871Y1 (en) | 1987-05-30 | 1987-05-30 | Automatic video gain control for monitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR880022957U KR880022957U (en) | 1988-12-27 |
| KR900000871Y1 true KR900000871Y1 (en) | 1990-01-31 |
Family
ID=19263613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019870008639U KR900000871Y1 (en) | 1987-05-30 | 1987-05-30 | Automatic video gain control for monitor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR900000871Y1 (en) |
-
1987
- 1987-05-30 KR KR2019870008639U patent/KR900000871Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR880022957U (en) | 1988-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586000A (en) | Transformerless current balanced amplifier | |
| US4327319A (en) | Active power supply ripple filter | |
| JPS6393230A (en) | Optical preamplifier | |
| SU1103812A3 (en) | Variable gain amplifier | |
| US5258658A (en) | Gamma correction circuit | |
| US4607234A (en) | Gain-controlled amplifier arrangement | |
| KR900000871Y1 (en) | Automatic video gain control for monitor | |
| US4437070A (en) | Amplifier arrangement whose overall gain is controllable by means of a control voltage | |
| US4511853A (en) | Differential amplifier circuit having improved control signal filtering | |
| US4292552A (en) | Bipolar voltage detector comprising differential transistor pairs | |
| US5327097A (en) | Gain control circuit | |
| US5081708A (en) | Integrated circuit for generating a temperature independent, dynamically compressed voltage function of the value of an external regulation resistance | |
| JPH0650455B2 (en) | Current source circuit | |
| US3952259A (en) | Gain control apparatus | |
| JP2931713B2 (en) | Clamp circuit | |
| KR930007791Y1 (en) | Compander | |
| KR910005231Y1 (en) | Level control circuit | |
| KR930002996B1 (en) | Active filter circuit | |
| KR910007623Y1 (en) | Circuit for balancing the levels of output signals of audio stereo system | |
| KR890002423Y1 (en) | Regulating circuit of out-line correction level | |
| KR910006481Y1 (en) | Video signal input circuit of tv | |
| KR940002462Y1 (en) | Agc circuit improving dynamic range | |
| KR900000712Y1 (en) | Brightness control circuit for monitor | |
| JPS6113403B2 (en) | ||
| JPH01183908A (en) | Filter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19941228 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |