KR900000847Y1 - Supply and receive circuit of voltage - Google Patents
Supply and receive circuit of voltage Download PDFInfo
- Publication number
- KR900000847Y1 KR900000847Y1 KR2019870004665U KR870004665U KR900000847Y1 KR 900000847 Y1 KR900000847 Y1 KR 900000847Y1 KR 2019870004665 U KR2019870004665 U KR 2019870004665U KR 870004665 U KR870004665 U KR 870004665U KR 900000847 Y1 KR900000847 Y1 KR 900000847Y1
- Authority
- KR
- South Korea
- Prior art keywords
- microprocessor
- clock
- power supply
- clock signal
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 블록도.1 is a block diagram of the present invention.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
제3도는 본 고안의 각부파형도.3 is an angle waveform diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
A. B : 마이크로프로세서 1 : 클럭신호제어부A. B: Microprocessor 1: Clock Signal Controller
2 : 클럭신호발생부 3 : 클럭전달부2: Clock signal generating unit 3: Clock transmitting unit
4 : 전원공급부 TRI-TR5: 트랜지스터4: power supply TR I -TR 5 : transistor
R1-R6:저항 C1: 콘덴서R 1 -R 6 : Resistor C 1 : Capacitor
D1: 다이오드 PS : 출력신호단자D 1 : Diode PS: Output Signal Terminal
Vcc : 전원단자 CK : 클럭단자Vcc: Power Supply Terminal CK: Clock Terminal
본 고안은 전압동기출력의 공급회로에 관한 것으로서, 마이크로프로세서(A)에서 마이크로프로세서(B)의 클럭신호와 공급전원을 공급할수있게하여 마이크로프로세서(B)에서의 별도의 전원이 필요치않게 함과 동시에 마이크로프로세서(A)에 의해서 마이크로 프로세서(B)의 전원 및 클럭의 공급상태와 시간을 조정할수있게 한것에 주안점을 둔 것이다.The present invention relates to a supply circuit for voltage synchronous output, which enables the microprocessor (A) to supply the clock signal and the supply power of the microprocessor (B) so that a separate power source is not required in the microprocessor (B). At the same time, the focus is on allowing the microprocessor A to adjust the power supply and clock supply state and time of the microprocessor B.
종래에는두개의 마이크로프로세서(A)(B)를 가진 기기에 있어서, 마이크로프로세서(A)의 클럭신호와 전원공급부를 연결하고. 마이크로프로세서(B)에 별도로 클럭신호와 전원공급부를 연결시켜야 하므로서 별도의 클럭신호 발생부와 전원공급부를 구성하여야 하기 때문에 회로가 복잡하여 생산원가를 상승시키게되고, 마이크로프로세서(A)에 따라서 마이크로프로세서(B)를 제어하기 위해서는 별도의 재어회로가 필요하게되는 문제점 이 있었다.Conventionally, in a device having two microprocessors (A) and (B), the clock signal and power supply of the microprocessor (A) are connected. Since the clock signal and the power supply must be separately connected to the microprocessor (B), a separate clock signal generator and the power supply must be configured, which increases the production cost due to the complicated circuit, and according to the microprocessor (A) In order to control (B), there was a problem that a separate control circuit is required.
본 고안은 상기와같은 종래의 문제점을 해소하기위해서 마이크로프로세서(A)에서 마이크로프로세서(B)의 클럭신호와 공급전원을 공급할수있게하여. 마이크로프로세서(A)에 의해서 마이크로프로세서(B)의 전원 및 클럭의 공급상태와 시간을 조정할수있게되고. 마이크로프로세서(B)의 별도전원이 필요치않아서 소비 전력을 최대한으로 절감할수있게되며. 별도의 클럭발생회로와 전원공급회로가 필요하지않으므로서 이와같은 기기에서의 생산원가를 절감할수 있게 한 것에 목적을 둔 것이다.The present invention enables to supply the clock signal and supply power of the microprocessor (B) from the microprocessor (A) in order to solve the conventional problems as described above. By the microprocessor (A), it is possible to adjust the supply state and the time of the power and the clock of the microprocessor (B). It does not need a separate power supply for the microprocessor (B), which can reduce power consumption to the maximum. The objective is to reduce the cost of production in such equipment by eliminating the need for a separate clock generator and power supply circuit.
이하 첨부도면에 따라서 구성을 설명하면 다음과 같다.Hereinafter, the configuration according to the accompanying drawings.
제1도는 본 고안의 블록도로서. 마이크로프로세서(A)에서 클럭신호제어부(1)와 클럭신호발생부(2)를 거쳐서 마이크로 프로세서(B)의 입력측에 접속된 클럭신호전달부(3)와 전원공급부(4)에 연결하여서 된 것이다.1 is a block diagram of the present invention. The microprocessor A is connected to the clock signal transfer unit 3 and the power supply unit 4 connected to the input side of the microprocessor B through the clock signal control unit 1 and the clock signal generator 2. .
상기 제1도에 따른 본 고안의 상세한 회로도를 제2도에 따라서 살펴보면. 마이크로 프로세서(A)의 출력신호단자(PS) 에서 바이어스저항(R1, R2) 과 트랜지스터(TRl) 를 구성한 클럭신호제어부(1)와, 트랜지스터(TR2, TR3)를 연결한 클럭신호발생부(2)를 통해서, 이 출력단자에서 저항(R5)의 클리신호 전달부(3)를거쳐 마이크로프로세서(B)의 클럭단자(CK)에 연결하고, 다이오드(D1)와 저항(R6) 및 콘덴서(C1)를 구성한전원공급부(4)를 거쳐 마이크로프로세서(B)의 전원단자(Vcc)에 연결하여서된 것이다.Looking at the detailed circuit diagram of the present invention according to the first diagram according to the second diagram. The clock signal controller 1 comprising the bias resistors R 1 and R 2 and the transistor TR l and the clock signals connected to the transistors TR2 and TR 3 at the output signal terminal PS of the microprocessor A. Through the generator 2, the output terminal is connected to the clock terminal CK of the microprocessor B via the click signal transmission section 3 of the resistor R 5 , and the diode D 1 and the resistor ( It is connected to the power supply terminal (Vcc) of the microprocessor (B) via the power supply unit 4 consisting of R 6 ) and the capacitor (C 1 ).
그리고 제3도는 상기회로도의 각 단자점(a) (b) (c) (d)의 출력파형을 나타낸 파형도이다.3 is a waveform diagram showing the output waveform of each terminal point (a) (b) (c) (d) of the circuit diagram.
이와같은 회로로서 구성된 본 고안의 동작 및 작용효과를 설명하면 다음과 같다.Referring to the operation and effect of the present invention configured as such a circuit is as follows.
마이크로프로세서(A) 의 출력신호단자(PS) 에서 출력신호(a) 가 발생되면 클럭신호제어부(1) 의 바이어스저항(R1)을 통해 스위칭 트랜지스터(TRl)에 인가되어 이 신호(즉. 하이, 로우)를 제어하고, 이 제어된 신호는 클럭발생부(2)의 트랜지스터(TR2.TR3)를 거쳐 클럭신호(b)로서 클럭전달부(3)의 저항(R5)을 통해서 마이크로프로세서(B)의 클럭단자에 클럭신호(C)를 인가시킨다.When the output signal a is generated at the output signal terminal PS of the microprocessor A, the signal is applied to the switching transistor TR l through the bias resistor R 1 of the clock signal controller 1. High and low, and this controlled signal is passed through the transistor TR2.TR3 of the clock generator 2 and through the resistor R 5 of the clock transfer section 3 as the clock signal b. The clock signal C is applied to the clock terminal of (B).
그리고 상기 클럭신호(b)는 다이오드(D1)와 저항(R6) 및 콘덴서(C1)를 구성한 전원공급부(4)를 거쳐서 마이크로프로세서(B)의 전원단자(Vcc)에 인가된다.The clock signal b is applied to the power supply terminal Vcc of the microprocessor B via the power supply unit 4 including the diode D 1 , the resistor R 6 , and the capacitor C 1 .
상기와같은 과정에 의해서 클럭신호(CK)와 전원(Vcc)을 마이크로프로세서(B)에 공급하는데 이를 상세히살펴보면 다음과 같다.By the above process, the clock signal CK and the power supply Vcc are supplied to the microprocessor B. The details are as follows.
마이크로프로세서(A)의 출력신호단자(PS)에서 제3도의 (a)도와같이 "하이"신호가 출력되면 클럭신호제어부(1)의 트랜지스터(TRl)가 도통되고 클럭발생부(2)의 트랜지스터(TR2)는 온되고 트랜지스터(TR3)는 오프되어 클럭신호(b)는 "하이·신호가 출력되고 또한 프로세서(A)의 출력신호단자(PS)에 "로우"신호가 출력되면 로랜지스터(TRl)가 오프되어 트랜지스터(TR2)는 오프되고 트랜지스터(TR3)는 온되어 클럭신호(b)는 "로우" 출력된다.The microprocessor (A) the output signal terminal when the help third-degree (a) as "high" signal is output from the (PS), the clock signal control section (1) the transistor (TR l) becomes conductive and the clock generation unit (2) of the Transistor TR2 is turned on and transistor TR3 is turned off so that clock signal b is " high signal is outputted " and " low " signal is outputted to output signal terminal PS of processor A. TR 1 is turned off, transistor TR 2 is turned off, transistor TR 3 is turned on, and clock signal b is " low " output.
상기와같이 마이크로프로세서(A)의 클럭신호에 의해서 클럭발생부(2)가 동작하여 출력신호가 클럭신호 발생되면 이 클럭신호(b)가 저항(R5)을 거쳐서 마이크로 프로세서(B)의 클럭단자(CK)에 클럭신호가 인가된다.As described above, when the clock generator 2 is operated by the clock signal of the microprocessor A, and the output signal is generated, the clock signal b passes through the resistor R 5 to the clock of the microprocessor B. The clock signal is applied to the terminal CK.
그리고. 상기클럭신호(b)는 다이오드(Dl)와 저항(R6)를 거쳐서 마이크로프로세서(B)의 전원단자(Vcc) 에 인가되는 동시에 콘덴서(C1)에 충전을 하게된다.And. The clock signal (b) is applied to the power supply terminal (Vcc) of the microprocessor (B) via the diode (D 1 ) and the resistor (R 6 ) and at the same time charges the capacitor (C 1 ).
즉 제3도의 (b)도와 같이 클럭신호(vb)가 하이로 출력된 때는 콘덴서(C1)에 충전되는 동시에 마이크로프로세서(B) 전원단자(Vcc)에 공급되고. 클럭신호(b)가 로우일때 콘덴서(C1)에 충전된 전위가 방전되어 마이크로프로세서(B)의 전원단자(Vcc)에 인가되므로 제3도의 (d)도와같이 직류전원이 계속적으로 인가되게된다.That is, when the clock signal vb is output high as shown in FIG. 3B, the capacitor C 1 is charged and supplied to the microprocessor B power supply terminal Vcc. When the clock signal b is low, the electric potential charged in the capacitor C 1 is discharged and applied to the power supply terminal Vcc of the microprocessor B, so that DC power is continuously applied as shown in (d) of FIG. .
따라서. 마이크로프로세서(B)의 전원단자(Vcc)에는 콘덴서(C1)에 충전된 전원이 공급되므로서 계속 하이전원을 공급하는 상대가된다.therefore. The power supply terminal Vcc of the microprocessor B is supplied with power charged in the condenser C 1 , and thus becomes a counterpart for supplying high power.
상기와같이 마이크로프로세서(B)의 클럭단자(CK)에 하이로우신호(C)를 인가시키게되고 전원 단자(Vcc)에는 계속 하이전원(d)을 인가시키게된다.As described above, the high low signal C is applied to the clock terminal CK of the microprocessor B, and the high power supply d is continuously applied to the power supply terminal Vcc.
이와같이 본 고안은 마이크로프로세서(B)의 클럭신호와 공급전원을 인가시킬수있게 되므로서. 별도의 전원회로가 필요치않으며. 마이크로프로세서(A)에 의해서 마이크로프로세서(B)의 클럭과 전원을 제어할수있게되고. 소비전력을 최대한으로 절감할수있게 된 것으로서. 이와같은 장치를 필요로 하는 기기에 유용하게 사용할수 있게된 실용적인 것이다.In this way, the present invention can apply the clock signal and the power supply of the microprocessor (B). No separate power circuit is needed. The microprocessor (A) can control the clock and power of the microprocessor (B). The power consumption can be reduced as much as possible. It is practical to be useful for equipment that requires such a device.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870004665U KR900000847Y1 (en) | 1987-04-06 | 1987-04-06 | Supply and receive circuit of voltage |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019870004665U KR900000847Y1 (en) | 1987-04-06 | 1987-04-06 | Supply and receive circuit of voltage |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880020308U KR880020308U (en) | 1988-11-30 |
KR900000847Y1 true KR900000847Y1 (en) | 1990-01-31 |
Family
ID=19261364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019870004665U KR900000847Y1 (en) | 1987-04-06 | 1987-04-06 | Supply and receive circuit of voltage |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900000847Y1 (en) |
-
1987
- 1987-04-06 KR KR2019870004665U patent/KR900000847Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880020308U (en) | 1988-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3949242A (en) | Logical circuit for generating an output having three voltage levels | |
US5532653A (en) | Supply voltage compensated charge pump oscillator | |
ES2043753T3 (en) | POWER SUPPLY. | |
KR840009187A (en) | Deflection Circuit and Raster Distortion Compensator | |
DE69821182D1 (en) | Power supply control system | |
KR890005992A (en) | Complementary signal output circuit | |
DE59107793D1 (en) | Control circuit for a substrate bias generator | |
KR900000847Y1 (en) | Supply and receive circuit of voltage | |
KR960036014A (en) | Mode setting circuit and mode setting device | |
US3970868A (en) | Phase comparator | |
KR920000168A (en) | Split Current Sink and Source Circuit and Motor Control Circuit by Output | |
KR960019311A (en) | Output Potential Reset Circuit of Positive / Negative High Voltage Power Supply | |
JP2684697B2 (en) | Semiconductor laser drive circuit | |
KR100428792B1 (en) | Voltage measurement device tolerant of undershooting or overshooting input voltage of pad | |
KR910008284Y1 (en) | Vertical retrace line voltage generation device | |
KR880002186Y1 (en) | Power circuit | |
JP2684701B2 (en) | Semiconductor laser drive circuit | |
KR950000357Y1 (en) | Keyboard controller reset circuit | |
KR910007378Y1 (en) | Input power (b+) connecting circuit of double synchronizing signal | |
KR870002322Y1 (en) | Tracking control display circuit of vtr | |
KR100218535B1 (en) | Power sequencing control circuit of liquid crystal display device | |
KR870000666Y1 (en) | Synchronizing signal automatic adaptable circuit of monitor | |
KR870001262Y1 (en) | Synchronous signal generator | |
SU932604A1 (en) | Sawtooth voltage generator | |
KR890006039Y1 (en) | A voltage supplier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
N231 | Notification of change of applicant | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 20001230 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |