KR890017618A - 시스템 버스의 사용량을 조절할 수 있는 버스 리퀘스터 - Google Patents
시스템 버스의 사용량을 조절할 수 있는 버스 리퀘스터 Download PDFInfo
- Publication number
- KR890017618A KR890017618A KR1019880006412A KR880006412A KR890017618A KR 890017618 A KR890017618 A KR 890017618A KR 1019880006412 A KR1019880006412 A KR 1019880006412A KR 880006412 A KR880006412 A KR 880006412A KR 890017618 A KR890017618 A KR 890017618A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- bus
- state
- drive
- bbsy
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 버스리퀘스터의 버스 인터페이스 회로도. 제2도는 본 발명에 따른 버스리퀘스터의 상태도. 제3도는 본 발명에 따른 버스리퀘스터를 이용한 버스 인터페이스 회로도.
Claims (1)
- 버스매스터(10)와 버스리퀘스터(20) 및 버스(40)를 포함하는 시스템에 있어서, SΦ 상태에서 WB*신호가 있으면 S1상태로 이동하며 BR*신호를 드라이브하고 중재자로 부터 BG*신호가 있으면 S2상태로 이동한 후 BBSY*신호를 드라이브하여 버스매스터가 버스를 사용하도록 하고, 상기 버스매스터에 설정된 최소 전달시간(TIMEOUT1)이 되면 S3의 상태로 이동하여 계속적으로 BBSY*신호를 드라이브하고, 이 S3상태에서 최대 전달시간(TIMEOUT2)이 되지 않고 다른 매스터가BR* x신호를 드라이브하지 않았으면 BBSY*신호를 계속 드라이브하고 최대 전달시간에 도달하고 WB*신호가 인액티브되었거나 BR* x신호가 있고 WB*신호나 인액티브되었으면 SΦ 상태로 되돌아가고, 이 SΦ 상태에서 WB*신호가 없을때 BG*신호가들어오면 이 BG*신호는 BGOUT*신호를 드라이브한 후, 다음의 다른 매스터에 BG*신호로 들어가게 동작하여 최소 전달시간과 최대 전달시간을 설정하여 버스의 사용량을 조절하도록 한 것을 특징으로 하는 시스템 버스의 사용량을 조절할 수있는 버스리퀘스터.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880006412A KR940003332B1 (ko) | 1988-05-31 | 1988-05-31 | 시스템 버스의 사용량을 조절할 수 있는 버스 리퀘스터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019880006412A KR940003332B1 (ko) | 1988-05-31 | 1988-05-31 | 시스템 버스의 사용량을 조절할 수 있는 버스 리퀘스터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890017618A true KR890017618A (ko) | 1989-12-16 |
KR940003332B1 KR940003332B1 (ko) | 1994-04-20 |
Family
ID=19274795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880006412A KR940003332B1 (ko) | 1988-05-31 | 1988-05-31 | 시스템 버스의 사용량을 조절할 수 있는 버스 리퀘스터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940003332B1 (ko) |
-
1988
- 1988-05-31 KR KR1019880006412A patent/KR940003332B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940003332B1 (ko) | 1994-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5242334A (en) | Computer | |
JPS52128100A (en) | Driver circuit | |
FI940407A (fi) | Suurinopeuksinen väyläjärjestelmä ja menetelmä sen käyttämiseksi | |
EP0242879A3 (en) | Data processor with wait control allowing high speed access | |
ATE101292T1 (de) | Zeitsteuerung fuer doppelanschluss. | |
KR870000638A (ko) | 표시 제어 장치 | |
KR890017618A (ko) | 시스템 버스의 사용량을 조절할 수 있는 버스 리퀘스터 | |
JPS5439549A (en) | Multiple processor | |
JPS5440049A (en) | Information process system | |
JPS5781651A (en) | Priority controlling system of information processor | |
JPS57111717A (en) | Bus control system | |
JPS6467664A (en) | Information processor | |
JPS5419628A (en) | Duplex micro computer system | |
JPS5318358A (en) | Auto check system | |
JPS52137233A (en) | Computer duplex system | |
JPS52149446A (en) | Coupling system between a plural number of cpu#s and one memory unit | |
JPS53114638A (en) | Clock switching system | |
KR910012960A (ko) | 홀드 에크놀리지 신호 동기화회로 | |
JPS53114636A (en) | Communication line control method and its unit | |
JPS57176592A (en) | Memory device | |
JPS52123129A (en) | Crosscall power source control circuit | |
JPS5414132A (en) | Control circuit for signal transmission | |
JPS55123728A (en) | Control system of input device | |
JPS52106638A (en) | Memory lock control unit | |
JPS51145243A (en) | Log data collection control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |