Claims (2)
엔코더크럭신호입력단자(ECLK) 및 검출제어신호입력단자(DR)를 오아게이트(OR1)를 통해 앤드게이트(AND1)의 일측입력단자에 접속하고, 앤드게이트(AND1)의 출력단자는 타이머 및 카운터용집적소자(1)의 엔코더클럭신호를 카운트하는 카운터(CO3)의 클럭단자(C3) 및 입력단자(D1,D2)가 전원단자(Vcc)측에 접속된 플립플롭(FF1,FF2)의 클럭단자(CK1,CK2)에 접속하며, 프립플롭(FF1)의 클리어단자(CLR1)에 제어신호 입력단자(CS)를 접속하고, 출력단자(Q1)은 엔코더클럭신호를 카운트할 일정시간을 카운터하는 카운터(CO1)의 인에이블단자(EN1)에 접속함과 아울러 플립플롭(FF2)의 출력단자(Q2)와 함께 앤드게이트(AND2)를 통한 후, 엔코더클럭신호를 최대로 카운트할 일정시간을 카운트하는 카운터(CO2)의 인에이블단자(EN2)에 접속하여 그 접속점을 상기 입력단자(DR)와 함께 오아게이트(OR2)를 통해 카운터(CO3)의 인에이블단자(EN3)에 접속하며, 카운터(CO1,CO2)의 클럭단자(C1,C2)에는 외부클럭신호입력단자(CLK)를 접속하고, 카운터(CO1)의 출력단자(OUT1)은 플립플롭(FF2)의 클리어단자(CLR2)에 접속하며, 카운터(CO2)의 출력단자(OUT2)는 인버터(I1)를 통해 상기 앤드게이트(AND1)의 일측입력단자에 접속함과 아울러 그 접속점을 앤드게이트(AND3)를 통해 중앙처리장치의 인터럽트단자에 접속하여 구성함을 특징으로하는 가변 샘플링 주기에 의한 모타의 회전속도 검출회로.The encoder clock signal input terminal ECLK and the detection control signal input terminal DR are connected to the one input terminal of the AND gate AND 1 through the OR gate OR 1 , and the output terminal of the AND gate AND 1 is a timer. And a flip-flop in which the clock terminal C 3 and the input terminals D 1 and D 2 of the counter CO 3 , which count the encoder clock signal of the counter integrated element 1 , are connected to the power supply terminal V cc . Connect to the clock terminals CK 1 and CK 2 of (FF 1 and FF 2 ), connect the control signal input terminal CS to the clear terminal CLR 1 of the flip-flop FF 1 , and output terminal Q. 1 ) is connected to the enable terminal EN 1 of the counter CO 1 , which counts a predetermined time to count the encoder clock signal, and the AND gate with the output terminal Q 2 of the flip-flop FF 2 . aND 2) and then through, and connected to the enable terminal (EN 2) of the counter (CO 2) for counting a predetermined period of time to count the encoder clock signal with a maximum phase the connection point Through Iowa gate (OR 2) with an input terminal (DR) connected to an enable terminal (EN 3) of the counter (CO 3), and a clock terminal (C 1, C 2) of the counter (CO 1, CO 2) The external clock signal input terminal CLK is connected to the output terminal, the output terminal OUT 1 of the counter CO 1 is connected to the clear terminal CLR 2 of the flip-flop FF 2 , and the output of the counter CO 2 is connected. The terminal OUT 2 is connected to one input terminal of the AND gate AND 1 through the inverter I 1 , and the connection point thereof is connected to the interrupt terminal of the central processing unit through the AND gate AND 3 . A motor rotation speed detection circuit according to a variable sampling period characterized in that.
카운터(CO1)에 엔코더클럭신호를 카운트할 일정시간(TL)을 저장하고, 카운터(CO2)에 상기의 일정시간(TL)보다 길게 엔코더클럭신호를 최대로 카운트할 일정시간(TM)을 저장하며, 엔코더클럭신호를 카운트하는 카운터(CO3)에 일정값을 저장하고, 중앙처리장치에서 제어신호를 출력한 후 첫번째 엔코더 클럭신호가 입력되는 시간부터 카운터(CO1-CO3)를 모두 인에이블시켜 카운터(CO1,CO2)는 설정된 일정시간(TL,TM)을 감산 카운트하고, 카운터(CO3)는 엔코더클럭신호를 감산카운트하며, 상기의 일정시간(TL)이 경과한 후, 첫번째 엔코더클럭신호가 입력될 경우 카운터(CO1-CO3)를 모두 디스에이블시키고, 중앙처리장치를 인터럽트시켜 중앙처리장치가 그때까지 경과한 시간 및 카운트한 엔코더클럭신호의 수로 모타의 회전속도를 계산하고, 일정시간(TM)이 경과할 때까지 더 이상의 엔코더클럭신호가 입력되지 않을 경우에는 카운터(CO2)의 출력신호로 카운터(CO1-CO3)를 모두 디스에이블시킴과 아울러 중앙처리장치를 인터럽트시켜 중앙처리장치가 그때까지 경과한 시간(TM) 및 카운트한 엔코더클럭신호의 수로 모타의 회전속도를 계산하게 함을 특징으로하는 가변샘플링주기에 의한 모타의 회전속도 검출방법.A predetermined time T L is stored in the counter CO 1 to count the encoder clock signal, and a predetermined time T is maximum counted in the encoder clock signal longer than the predetermined time T L in the counter CO 2 . M ), and a constant value is stored in the counter (CO 3 ) that counts the encoder clock signal, and after the control signal is output from the central processing unit, the counter (CO 1 -CO 3) from the time when the first encoder clock signal is inputted. ) And enable counters CO 1 and CO 2 to decrement the set constant time T L , T M , and counter CO 3 to subtract the encoder clock signal, After the elapse of L ), when the first encoder clock signal is input, the counters CO 1 to CO 3 are all disabled, the central processing unit is interrupted, and the time elapsed up to that time and the counted encoder clock signal. Calculate the rotation speed of the motor with the number of Between (T M) in this case may not be more than one encoder clock signal until the input has passed the counter as well as a central processing unit interrupt disabling Sikkim both the counter (CO 1 -CO 3) into an output signal of the (CO 2) Wherein the central processing unit calculates the motor rotational speed based on the time elapsed (T M ) and the number of encoder clock signals that have been counted up to that time.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.