Claims (1)
비동식 및 동기식 장치간의 통신 인터페이스 절환회로에 있어서, 마이크로 컴퓨터(14)의 제어신호단자(A0-A3)와 데이타 단자(D0-D7)로 부터 통신 인터페이스 회로(22)의 대응되는 제어신호 입력단 및 데이타단자에 접속하고, 상기 통신 인터페이스회로(22)의 송신측 통신 제어신호단자(TxD, DTR, RTS)로부터는 라인 드라이버(32,34,36)을 통해 외부라인에 접속하고, 상기 통신 인터페이스회로(22)의 수신특 통신제어 신호단자 (RxD, CTS, DSR, DCD)에는 멀티플렉서(28)를 접속하고, 상기 멀티플렉서(28)로부터 라인드라이버(38,40,42,44)를 통해 외부라인에 접속하며, 상기 통신 인터페이스로 회로(22)의 타입력 단자 (RxC, TxC)에는 3-상태버퍼(24,26)을 통해 멀티플랙서(30)를 접속하고 이멀티플렉서의 입력측에 라인드라이버(46,48)를 경유하여 외부라인에 접속하며, 상기 3-상태버퍼(24,26)는 각각 상기 마이크로 컴퓨터(14)의 싱크신호(SYNC)에 의해 상태가 제어되게 구성함을 특징으로 하는 회로.In the communication interface switching circuit between the asynchronous and the synchronous device, the corresponding control signal input terminal of the communication interface circuit 22 from the control signal terminals A0-A3 and the data terminals D0-D7 of the microcomputer 14 and Connected to a data terminal, and connected to an external line from the transmission side communication control signal terminals TxD, DTR, and RTS of the communication interface circuit 22 through line drivers 32, 34, 36, and the communication interface circuit. A multiplexer 28 is connected to the reception-specific communication control signal terminals RxD, CTS, DSR, and DCD of (22), and is connected to an external line through the line drivers 38, 40, 42, and 44 from the multiplexer 28. The multiplexer 30 is connected to the type force terminals RxC and TxC of the circuit 22 via the three-state buffers 24 and 26 through the communication interface, and the line driver 46 is connected to the input side of the multiplexer. And an external line via 48, and the three-state buffers 24 and 26. Are each configured to control the state by the sync signal (SYNC) of the microcomputer (14).
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.