KR890007397Y1 - Pulse generator circuit - Google Patents

Pulse generator circuit Download PDF

Info

Publication number
KR890007397Y1
KR890007397Y1 KR2019860020950U KR860020950U KR890007397Y1 KR 890007397 Y1 KR890007397 Y1 KR 890007397Y1 KR 2019860020950 U KR2019860020950 U KR 2019860020950U KR 860020950 U KR860020950 U KR 860020950U KR 890007397 Y1 KR890007397 Y1 KR 890007397Y1
Authority
KR
South Korea
Prior art keywords
input terminal
signal
diode
operational amplifier
transistor
Prior art date
Application number
KR2019860020950U
Other languages
Korean (ko)
Other versions
KR880013899U (en
Inventor
신영재
Original Assignee
주식회사 금성사
구자덕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자덕 filed Critical 주식회사 금성사
Priority to KR2019860020950U priority Critical patent/KR890007397Y1/en
Publication of KR880013899U publication Critical patent/KR880013899U/en
Application granted granted Critical
Publication of KR890007397Y1 publication Critical patent/KR890007397Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details

Abstract

내용 없음.No content.

Description

펄스발생회로Pulse generator

제1도는 종래의 회로도.1 is a conventional circuit diagram.

제2도는 제1도 각부의 파형도.2 is a waveform diagram of each part of FIG.

제3도는 본 고안의 회로도.3 is a circuit diagram of the present invention.

제4도는 제3도의 각부의 파형도.4 is a waveform diagram of each part of FIG.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

R3-R6: 저항 D4, D5: 다이오드R 3 -R 6 : Resistor D 4 , D 5 : Diode

C3: 콘덴서 OP1: 연산증폭기C 3 : Capacitor OP 1 : Operational Amplifier

본 고안은 입력신호의 레벨 변환시 일정펄스를 발생하게 한 펄스발생회로에 관한 것이다.The present invention relates to a pulse generating circuit for generating a constant pulse in the level conversion of the input signal.

제1도는 종래의 회로도로서 이에 도시한 바와 같이 수동 스위치를 통한 고·저레벨신호의 입력단자(Si)가 베이스에 접속된 트랜지스터(Q1)의 콜렉터는 전원저항(R1) 및 트랜지스터(Q2)의 베이스에 접속함과 아울러 그 접속점은 콘덴서(C1), 다이오드(D1)를 통해 출력단자(So) 및 접지저항에 접속하고, 상기 트랜지스터(Q2)의 콜렉터는 전원저항(R2)에 접속함과 아울러 콘덴서(C2) 및 다이오드(D2)를 통해 출력단자(So)에 접속한 것으로 이의 동작을 보면 다음과 같다.FIG. 1 is a conventional circuit diagram. As shown therein, a collector of a transistor Q 1 connected to a base of an input terminal Si of a high and low level signal through a manual switch is provided with a power supply resistor R 1 and a transistor Q 2. Is connected to the output terminal (So) and ground resistance through a capacitor (C 1 ) and a diode (D 1 ), and the collector of the transistor (Q 2 ) is connected to a power supply resistor (R 2). ) Is connected to the output terminal (So) through a capacitor (C 2 ) and a diode (D 2 ).

전원단자(B+)에 전원을 인가한 상태에서 입력단자(Si)를 통해 고전위 신호가 입력되면[제2도 (가)t1]이 고전위 신호가 트랜지스터(Q1)의 베이스에 인가되어 그가 온되고, 이에 따라 트랜지스터(Q1)의 콜렉터 및 트랜지스터(Q2)의 베이스가 저전위로 되며 [제2도 (나)t1] 이때 콘덴서(C1)와 다이오드(D1)의 접속점에는 제2도 (나)t1에 도시한 바와 같은 전위가 형성되고, 상기 트랜지스터(Q2)는 그의 베이스에 인가된 저전위신호에 따라 오프되어 그의 콜렉터는 고전위 된다. [제2도 (라)t1]When a high potential signal is input through the input terminal Si while power is supplied to the power supply terminal B + [FIG. 2 (a) t 1 ], a high potential signal is applied to the base of the transistor Q 1 . The transistor is turned on so that the collector of transistor Q 1 and the base of transistor Q 2 become low potential [FIG. 2 (b) t 1 ] At this time, the connection point of capacitor C 1 and diode D 1 is The potential as shown in FIG. 2 (b) t 1 is formed, and the transistor Q 2 is turned off in accordance with the low potential signal applied to its base so that its collector becomes high potential. [Figure 2 (D) t 1 ]

이에 따라 콘덴서(C2)와 다이오드(D2)의 접속점에는 제2도 (마)t1에 도시한 바와 같은 파형이 형성되고 이신호는 다이오드(D2)를 통해 출력단자(So)로 출력된다 [제2도 (바)t1].Accordingly, a waveform as shown in FIG. 2 (t) t 1 is formed at the connection point of the capacitor C 2 and the diode D 2 , and this signal is output to the output terminal So through the diode D 2 . [Figure 2 (f) t 1 ].

이와 같은 상태에서 입력단자(Si)를 통해 저전위신호가 입력되면 [제2도 (가)t1],트랜지스터(Q1)가 오프되어 그의 콜렉터 및 트랜지스터(Q2)의 베이스에는 고전위가 되고 [제2도 (나)t1], 이에 따라 트랜지스터(Q2)가 온되어 그의 콜렉터은 저전위가 되며 [제2도 (라)t1], 이때 콘덴서(C2)와 다이오드(D2)의 접속점에는 제2 (마)t2에 도시한 바와 같은 파형이 형성된다.In this state, when the low potential signal is input through the input terminal Si, [Fig. 2 (a) t 1 ], the transistor Q 1 is turned off, and the high potential is applied to the base of the collector and the transistor Q 2 . [FIG. 2 (b) t 1 ], and thus transistor Q 2 is turned on, and its collector becomes low potential. [FIG. 2 (d) t 1 ], where capacitor C 2 and diode D 2 ), A waveform as shown in the second (t) t 2 is formed.

또한, 상기 트랜지스터(Q1)의 콜렉터전위가 고전위로 됨에 따라 [제2도 (나)t1] 콘덴서(C1)와 다이오드(D1)의 접속점에는 제2도 (다)t1에 도시한 바와 같은 파형이 형성되고, 이 신호는 다이오드(D2)를 통해 출력단자로 출력된다 [제2도 (바)t2].In addition, as the collector potential of the transistor (Q 1) is a classic Back [FIG. 2 (B), t 1] capacitor (C 1) and a diode (D 1) shown in include a second degree t 1 (c) The connection point of the A waveform as shown is formed, and this signal is output to the output terminal through the diode D 2 [FIG. 2 (bar) t 2 ].

즉, 입력신호의 레벨변환시 출력단자에는 제2도 (바)에 도시한 바와 같은 펄스신호가 출력된다.That is, the pulse signal as shown in Fig. 2 (bar) is output to the output terminal during the level conversion of the input signal.

그러나, 이와 같은 종래에 있어서는 출력신호가 완전구형파가 되지 못하여 오동작을 유발하는 수가 있고 다수의 수동소자를 사용함으로써 제작상의 원가상승 및 작업상에 불리한 점이 많이 있었다.However, in the conventional art, the output signal may not be a perfect square wave, which may cause a malfunction, and there are many disadvantages in manufacturing cost and work by using a large number of passive elements.

본 고안은 이와 같은 종래의 단점을 감안하여 연산증폭기를 이용한 간단한 회로로써 보다 정형된 구형파신호를 정확하게 출력할 수 있도록 안출한 것으로 첨부된 제2도 및 제3도에 의해 이를 상세히 설명하면 다음과 같다.The present invention is a simple circuit using an operational amplifier in view of the above-mentioned disadvantages. The present invention is described in detail with reference to FIG. 2 and FIG. .

첨부한 도면은 본 고안의 회로도로서 이에 도시한 바와 같이 입력단자(Si)는 콘덴서(C3)를 통한 후, 다이오드(D4)(D5)를 각기 통해 연산증폭기(OP1)의 비반전입력단자(+)및 반전입력단자(-)에 접속하고 전원단자(B+)에 직렬접속된 저항 (R3,R4)(R5,R6)의 접속점은 상기 연산증폭기(OP1)의 비반전입력단자(+) 및 반전입력단자(-)에 각기 접속하며 그의 출력측을 출력단자(So)에 접속한 것으로, 이와 같이 구성한 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.The accompanying drawings are circuit diagrams of the present invention, and as shown therein, the input terminal Si passes through the capacitor C 3 and then the non-inverting of the operational amplifier OP 1 through the diodes D 4 and D 5 , respectively. The connection point of the resistors (R 3 , R 4 ) (R 5 , R 6 ) connected to the input terminal (+) and the inverting input terminal (-) and connected in series to the power supply terminal (B + ) is the operational amplifier (OP 1 ). The non-inverting input terminal (+) and the inverting input terminal (-) are respectively connected to the output terminal (So) of the output side thereof, and the operation and effect of the present invention constructed as described in detail as follows.

전원단자(B+)에 전원을 인가한 상태에서 입력단자(Si)에 고전위신호가 입력되면 [제2도 (가)t1], 콘덴서(C3)와 다이오드(D4, D5)의 접속점에는 제4도 (다)t1에 도시한 바와 같은 파형이 형성되고 이 형성된 고전위 펄스는 다이오드(D4)를 통해 연산증폭기(OP1)의 비반전입력단자(+)에 인가되어 그 연산증폭기(OP1)로부터 제4도 (다)t1에 도시한 바와 같은 펄스신호가 출력된다.If a high potential signal is input to the input terminal (Si) while power is applied to the power supply terminal (B + ), [Figure 2 (a) t 1 ], the capacitor (C 3 ) and the diode (D 4 , D 5 ) Waveforms as shown in Fig. 4 (t) t 1 are formed at the connection points of the high potential pulses and are applied to the non-inverting input terminals (+) of the operational amplifier OP 1 through the diode D 4 . From the operational amplifier OP 1 , a pulse signal as shown in FIG. 4 (c) t 1 is output.

이와 같은 상태에서 입력단자(Si)에 저전위신호가 인가되면 [제4도 (가)t2], 콘덴서(C3)와 다이오드(D4, D5)의 접속점에는 제4도의 (나)t2에 도시한 바와 같은 파형이 형성된다. 이에 따라 다이오드(D5)sk가 도통되어 연산증폭기(OP1)의 반전입력단자(-)의 전위가 저전위로 되므로 연산증폭기(OP1)로 부터는 제4도 (다)t1에 도시한 바와 같은 펄스신호가 출력되게 된다.In this state, if a low potential signal is applied to the input terminal Si [Fig. 4 (a) t 2 ], the connection point of the capacitor C 3 and the diodes D 4 and D 5 is shown in Fig. 4b. A waveform as shown at t 2 is formed. Accordingly, a diode (D 5) sk is conducting the operational amplifier inverting input terminal of the (OP 1) (-) and the potential of so over the low potential operational amplifier (OP 1), FIG. 4 shown in t 1 (C) starting with The same pulse signal is output.

즉, 입력신호는 고, 저레벨 변환시 [제4도 (가)] 출력단자에는 제4도 (다)에 도시한 바와 같은 구형파 신호가 출력된다.That is, when the input signal is high and low level converted, a square wave signal as shown in Fig. 4 (c) is output to the output terminal of Fig. 4 (a).

이상에서 설명한 바와 같이 본 고안은 연산증폭기를 이용한 간단한 회로로써 입력신호의 고, 저레벨 변환시 정확한 구형파 펄스신호를 출력시킴으로써 회로동작의 신뢰성을 높이고 제작원가를 절감시킬수 있는 효과가 있게 된다.As described above, the present invention is a simple circuit using an operational amplifier, and outputs an accurate square wave pulse signal during high and low level conversion of an input signal, thereby increasing reliability of circuit operation and reducing manufacturing cost.

Claims (1)

레벨변환신호 입력단자(Si)는 콘덴서(C3)를 통한후, 다이오드(D4)(D5)를 통해 연산증폭기(OP1)의 비반전입력단자 및 반전입력단자에 접속하고, 전원단자(B+)에 직렬 접속된 저항(R3, R4)(R5, R6)의 접속점은 출력측에 펄스 출력단자(So)가 접속된 상기 연산증폭기(OP1)의 비반전입력단자 및 반전입력단자에 접속하여 구성함을 특징으로 하는 펄스 발생회로.The level conversion signal input terminal Si is connected to the non-inverting input terminal and the inverting input terminal of the operational amplifier OP 1 through the capacitor C 3 , and then through the diode D 4 and D 5 . The connection points of the resistors R 3 and R 4 (R 5 and R 6 ) connected in series with (B + ) are the non-inverting input terminals of the operational amplifier OP 1 having the pulse output terminal So connected to the output side. A pulse generator circuit comprising the inverting input terminal connected thereto.
KR2019860020950U 1986-12-23 1986-12-23 Pulse generator circuit KR890007397Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860020950U KR890007397Y1 (en) 1986-12-23 1986-12-23 Pulse generator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860020950U KR890007397Y1 (en) 1986-12-23 1986-12-23 Pulse generator circuit

Publications (2)

Publication Number Publication Date
KR880013899U KR880013899U (en) 1988-08-30
KR890007397Y1 true KR890007397Y1 (en) 1989-10-25

Family

ID=19258258

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860020950U KR890007397Y1 (en) 1986-12-23 1986-12-23 Pulse generator circuit

Country Status (1)

Country Link
KR (1) KR890007397Y1 (en)

Also Published As

Publication number Publication date
KR880013899U (en) 1988-08-30

Similar Documents

Publication Publication Date Title
KR890007397Y1 (en) Pulse generator circuit
SU1390572A1 (en) Device for monitoring voltage
JPS6451718A (en) Counter circuit
SU790115A1 (en) Bridge-type pulse generator
KR910003031Y1 (en) Reset circuit
SU1190495A1 (en) Pulse amplifier
SU758497A1 (en) Variable amplitude pulse shaper
KR880008528A (en) Ultra-short current pulse generator circuit that can be integrated
SU1732443A1 (en) Boosting device
SU905992A1 (en) Sawtooth voltage generator
SU539296A1 (en) Voltage Comparison Device
SU855972A1 (en) Pulse shaper
SU851766A1 (en) Amplitude converter
KR930006692Y1 (en) Switching time reducted circuit used for short diode
KR860001361Y1 (en) Mono-multi vibrator
SU905988A1 (en) Bridge-type pulse generator
SU507913A1 (en) Square pulse generator
KR910005814Y1 (en) Video signal input circuit
SU1608788A1 (en) Shaper of linearly varying voltage
SU1443144A1 (en) Shaper of square pulses from sine voltage
SU1647861A1 (en) Pulse driver
SU616708A2 (en) Pulse shaper
SU868995A1 (en) Sawtooth voltage generator
KR860003525Y1 (en) Reset circuit of micro computer
SU1012426A1 (en) Bridge flip-flop

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940629

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee