KR890006576Y1 - Skan beginning signals and dot clock production devices of laser printer - Google Patents
Skan beginning signals and dot clock production devices of laser printer Download PDFInfo
- Publication number
- KR890006576Y1 KR890006576Y1 KR2019860015648U KR860015648U KR890006576Y1 KR 890006576 Y1 KR890006576 Y1 KR 890006576Y1 KR 2019860015648 U KR2019860015648 U KR 2019860015648U KR 860015648 U KR860015648 U KR 860015648U KR 890006576 Y1 KR890006576 Y1 KR 890006576Y1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- signal
- output terminal
- start signal
- flop
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Facsimile Scanning Arrangements (AREA)
- Fax Reproducing Arrangements (AREA)
Abstract
내용 없음.No content.
Description
제1도는본 고안의 회로도.1 is a circuit diagram of the present invention.
제2도는 제1도 각부의 파형도.2 is a waveform diagram of each part of FIG.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 모노멀티 2, 4 : 플립플롭1: Monomulti 2, 4: Flip-flop
3 : 버퍼 5 : 클럭발생기3: buffer 5: clock generator
6 : 카운터 AND1 : 앤드게이트6: counter AND1: AND gate
본 고안은 레이저 프린터의 이미지 데이타를 만들어주는 프린팅 콘트롤러의 스캔시작신호및 도트클럭 발생장치에 관한 것이다.The present invention relates to a scan start signal and a dot clock generator of a printing controller for generating image data of a laser printer.
음극선관 등에서는 도트클럭으로부터 신호를 분주하여 수평 및 수직동기신호를 만들기 때문에 동기상에 문제가 없었다.In cathode ray tubes and the like, there is no problem in synchronization because the signals are divided from the dot clock to generate horizontal and vertical synchronization signals.
그러나 레이저 프린터의 경우에는 레이저 스캔 광학계로부터 빔시작신호가 프린팅 콘트롤러로 인가되고, 이 신호에 의해서 스캔시작신호 및 도트클럭을 만들어 주어야하므로 이 두 신호를 빔시작신호에 정확히 동기시켜야 하는 문제가 대두된다.However, in the case of a laser printer, the beam start signal is applied from the laser scanning optical system to the printing controller, and the scan start signal and the dot clock must be generated by this signal, which causes the problem of precisely synchronizing the two signals with the beam start signal. .
즉, 종래에는 빔시작신호가 마이크로프로세서에 인터럽트롤 걸어주면 이로부터 프로세서는 인터럽트 루틴에서 소프트웨어적으로 일정시간 지연시킨 다음 스캔시작신호를 부(負)에서 정(正)의 상태로 만들어주는 것이었다.In other words, conventionally, when a beam start signal is interrupted to a microprocessor, the processor delays a predetermined time in software in an interrupt routine, and then makes the scan start signal negative.
그러나, 이와같은 종래의 장치에 있어서는 하드웨어가 간단한 장점은 있으나 시간지연을 소프트웨어로써 처리하기 때문에 스캔시작신호의 발생에 오차가 발생하게되고, 이 발생오차로 인하여 프린트된 화상의 질이 저하되는 단점이 있었다.However, in the conventional apparatus, hardware has a simple advantage, but since the time delay is processed by software, an error occurs in the generation of the scan start signal, and the quality of the printed image is degraded due to this error. there was.
본 고안은 이와같은 종래의 단점을 감안하여, 레이저 프린터의 프린팅 콘트롤러에 있어서 광학계로부터 인가되는 스캔 기준신호인 빔시작신호에 정확하게 동기되는 스캔시작신호 및 도트클럭을 발생시키도록 안출한 것으로, 첨부한 도면에 의해 이를 상세히 설명하면 다음과 같다.The present invention is designed to generate a scan start signal and a dot clock which are precisely synchronized with a beam start signal, which is a scan reference signal applied from an optical system, in the printing controller of a laser printer. When this is described in detail by the drawings as follows.
제1도는 본 고안의 회로도로서, 이에 도시한 바와같이 빔시작신호입력단자()는 모노멀티(1)의 트리거단자(T)에 접속함과 아울러 시스템 리세트신호단자() 및 마이크로프로세서의 제어신호단자(CO1)(CO2)가 양입력단자() ()에 접속된 플립플롭(4)의 출력단자()와 함께 앤드게이트(AND1)를 통해 플립플롭(2)의 리세트단자(RST)에 접속하고, 상기 모노멀티(1)의 출력단자(Q)는 플립플롭(2)의 클럭단자(CP)에 접속하여 그 플립플롭(2)의 출력단자(Q)는 버퍼(3)를 통해 스캔시작신호출력단자(SOS)에 접속함과 아울러 클럭발생기(5)의 출력단자가 클럭펄스단자(CP)에 접속된 카운터(6)의 리세트단자()에 접속하며, 그 카운터(6)의 출력단자(Q2)는 도트클럭출력단자(DCLK)에 접속하여 구성한 것이다.1 is a circuit diagram of the present invention, and as shown therein, a beam start signal input terminal ( ) Is connected to the trigger terminal (T) of the mono multi (1) and the system reset signal terminal ( ) And the control signal terminals CO1 and CO2 of the microprocessor ) ( Output terminal of flip-flop 4 connected to Is connected to the reset terminal RST of the flip-flop 2 through the AND gate AND1, and the output terminal Q of the monomulti 1 is the clock terminal CP of the flip-flop 2. The output terminal Q of the flip-flop 2 is connected to the scan start signal output terminal SOS through the buffer 3, and the output terminal of the clock generator 5 is connected to the clock pulse terminal CP. Reset terminal of the connected counter 6 ), And the output terminal Q2 of the counter 6 is configured by connecting to the dot clock output terminal DCLK.
상기에서 시스템 리세트신호단자(RST)는 시스템이 리세트 되었을때 스캔시작신호도 부(負)의 상태로 되어야 하므로 앤드케이트(AND1)의 일측입력단자에 접속한 것으로, 시스템의 정상동작시에는 항상 고전위신호가 인가되게 하고, 이 앤드게이트(AND1)의 또다른 입력단자에는 플립플롭(4)의 출력단자(Q)가 접속되어 있는 바, 이 플립플롭(4)의 입력단자() ()는 마이크로프로세서의 제어신호단자(CO1)(CO2)에 접속하여 광학계로부터 빔시작신호가 인가되더라도 필요에 의해서 스캔시작신호를 마스킹시켜서 스캔이 발생하지 않도록 하기위한 것으로, 이 플립플롭(4)은 평상시 고전위 신호를 출력하게 한 것이다.The system reset signal terminal RST is connected to the input terminal of one side of the AND AND1 because the scan start signal should also be negative when the system is reset. The high potential signal is always applied, and the output terminal Q of the flip-flop 4 is connected to another input terminal of the AND gate AND1, and the input terminal of the flip-flop 4 ( ) ( Is used to connect to the control signal terminals CO1 and CO2 of the microprocessor so that the scan does not occur by masking the scan start signal if necessary even if the beam start signal is applied from the optical system. It usually outputs high potential signal.
이와같이 구성한 본 고안의작용 및 효과를 상세히 설명하면 다음과 같다.Referring to the operation and effects of the present invention configured in this way as follows.
빔시작신호는 레이저스캔 광학계로부터 프린팅 콘트롤러에 인가되는 신호로서 빔이 드럼상을 스캔할때 시작기준시점을 알려주는 펄스신호로서 이 빔시작신호가 저전위로 떨어지는 시점이 기준시점이 되는 것이다.The beam start signal is a signal applied to the printing controller from the laser scan optical system. The beam start signal is a pulse signal indicating the start reference point when the beam scans the drum. The beam start signal falls to the low potential as the reference point.
즉, 시스템리세트신호단자()및 플립플롭(4)의 출력단자(Q)로부터 앤드게이트(AND1)에 고전위가 인가되고 있는 통상의 정상동작 상태에서 빔시작신호입력단자(BD)를 통해 제2(a)도에 도시한 바와같은 저전위의 빔신호가 입력되면, 이 저전위의 빔시작신호는 앤드게이트(AND1)의 입력단자에 인가되므로 그의 출력단자에 제2(b)도에 도시한 바와같이 저전위 신호가 출력되고, 이저전위 신호는 플립플롭(2)의 리세트단자(RST)에 인가되므로 그 플립플롭(2)이 리세트되어 그의 출력단자(Q)에 제2(d)도에 도시한 바와같이 저전위 신호가 출력된다.That is, the system reset signal terminal ( And through the beam start signal input terminal BD in the normal operation state in which the high potential is applied from the output terminal Q of the flip-flop 4 to the AND gate AND1. When the low potential beam signal is input, the low potential beam start signal is applied to the input terminal of the AND gate AND1, so that the low potential signal is applied to its output terminal as shown in FIG. 2 (b). And the low potential signal is applied to the reset terminal RST of the flip-flop 2, so that the flip-flop 2 is reset and its output terminal Q is shown in FIG. The low potential signal is output.
한편, 상기 저전위의 빔시작신호는 모노멀티(1)의 트리거단자(T)에 인가되므로 그 모노멀티(1)는 트리거되어 그의 출력단자()에 제2(c)도에 도시한 바와같이 소정시간(Td)동안 저전위 신호가 출력되고, 이 저전위 신호는 플립플롭(2)의 클럭펄스단자(CP)에 인가된다. 따라서, 상기 모노멀티(1)에서 소정시간(Td)이 지나 고전위 신호가 출력될때 플립플롭(2)의 출력단자(Q)에 제2(d)도에 도시한 바와같이 고전위 신호가 출력돠고, 이 고전위 신호는 버퍼(3)를 통해 스캔시작시호출력단자(SOS)에 스캔시작신호로 출력된다.On the other hand, since the low potential beam start signal is applied to the trigger terminal T of the mono multi (1), the mono multi (1) is triggered and its output terminal ( As shown in FIG. 2 (c), the low potential signal is output for a predetermined time Td, and the low potential signal is applied to the clock pulse terminal CP of the flip-flop 2. Therefore, when the high potential signal is output after the predetermined time Td in the monomulti 1, the high potential signal is output to the output terminal Q of the flip-flop 2 as shown in FIG. 2 (d). In addition, this high potential signal is output as a scan start signal to the call output terminal SOS at the start of scanning through the buffer 3.
한편, 상기와 같이 플립플롭(2)의 출력단자(Q)에 저전위 신호가 출력되어 스캔시작신호출력단자(SOS)에 저전위 신호가 출력될때 카운터(6)는 리세트 되므로 그의 출력단자(Q0, Q1, Q2)에 제2(f)에 도시한 바와같이 저전위 신호가 출력된다. 이때 클럭발생기(5)에서 제2도(e)에 도시한 바와같이 클럭신호가 발생되어 카운터(6)의 클럭펄스단자(CP)에 인가된다.On the other hand, when the low potential signal is output to the output terminal Q of the flip-flop 2 and the low potential signal is output to the scan start signal output terminal SOS as described above, the counter 6 is reset so that its output terminal ( The low potential signal is output to Q0, Q1, Q2 as shown in the second (f). At this time, the clock signal is generated in the clock generator 5 and is applied to the clock pulse terminal CP of the counter 6 as shown in FIG.
이후 상기와같이 스캔시작신호출력단자(SOS)에 스캔시작신호인 고전위 신호가 출력될때 카운터(6)는 리세트 상태에서 해제되고, 이에따라 카운터(6)는 클럭발생기(5)에서 발생되어 출력되는 클럭신호를 제2(g)에 도시한 바와같이 분주하여 그의 출력단자 (Q0, Q1, Q2)로 출력하고, 이와같이 카운터(6)의 출력단자(Q2)에 출력된 8분주신호는 도트클럭단자(DCLK)에 도트클럭신호로 인가된다.Thereafter, when the high potential signal, which is the scan start signal, is output to the scan start signal output terminal SOS as described above, the counter 6 is released from the reset state. Accordingly, the counter 6 is generated by the clock generator 5 and output. The divided clock signal is divided as shown in the second (g) and output to its output terminals Q0, Q1, and Q2, and the eight divided signals outputted to the output terminal Q2 of the counter 6 are dot clocked. A dot clock signal is applied to the terminal DCLK.
그런데, 상기 스캔시작신호출력단자(SOS)에 출력되는 스캔시작신호가 저전위 상태에서 고전위 상태로 되는 시점에서 도트클럭단자(DCLK)의 상태도 항상 일정하게되는 것이 이상적이나, 스캔시작신호출력단자(SOS)의 신호와 클럭발생기(5)의 클럭신호는 비동기동작을 하므로 스캔시작신호출력단자(SOS) 의 신호가 고전위 상태로 되는 시점에서 최대 1클럭만큼의 오차가 발생할 수 있게 된다.By the way, when the scan start signal outputted to the scan start signal output terminal SOS becomes a high potential state from the low potential state, the state of the dot clock terminal DCLK is also always constant, but the scan start signal output Since the signal of the terminal SOS and the clock signal of the clock generator 5 operate asynchronously, an error of a maximum of one clock may occur when the signal of the scan start signal output terminal SOS becomes a high potential state.
그러나, 클럭발생기(5)의 클럭신호를 도트클럭의 8배되는 것을 사용하고, 이를 카운터(6)에서 8분주하여 도트 클럭단자(DCLK)에 출력함으로써 도트클럭의 오차도로 줄어들게 된다.However, the clock signal of the clock generator 5 is eight times larger than the dot clock, and the clock signal is divided into eight by the counter 6 and outputted to the dot clock terminal DCLK. Will be reduced.
이상에서 설명한 바와 같이 본 고안은 레이저 프린터의 프린팅 콘트롤로에 있어서, 광학계로부터 인가되는 스캔기준신호인 빔시작신호에 정확하게 동기되게 스캔시작신호 빛 도트클럭을 만들어 줌으로서 프린팅 콘트롤러의 인자성능을 향상시킬 수있는 효과가 있게 된다.As described above, the present invention improves the printing performance of the printing controller by making the scan start signal light dot clock in synchronization with the beam start signal which is the scan reference signal applied from the optical system. To be effective.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860015648U KR890006576Y1 (en) | 1986-10-14 | 1986-10-14 | Skan beginning signals and dot clock production devices of laser printer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860015648U KR890006576Y1 (en) | 1986-10-14 | 1986-10-14 | Skan beginning signals and dot clock production devices of laser printer |
Publications (2)
Publication Number | Publication Date |
---|---|
KR880008447U KR880008447U (en) | 1988-06-29 |
KR890006576Y1 true KR890006576Y1 (en) | 1989-09-28 |
Family
ID=19256248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860015648U KR890006576Y1 (en) | 1986-10-14 | 1986-10-14 | Skan beginning signals and dot clock production devices of laser printer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890006576Y1 (en) |
-
1986
- 1986-10-14 KR KR2019860015648U patent/KR890006576Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR880008447U (en) | 1988-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4282550A (en) | Digital magnification system | |
US4449046A (en) | Start of line detection and synchronization circuit for optical scanning systems | |
US6958830B2 (en) | Image reading apparatus | |
KR890006576Y1 (en) | Skan beginning signals and dot clock production devices of laser printer | |
US5519500A (en) | Synchronization signal generating circuit | |
JPS60263574A (en) | Picture reading device | |
US6587139B1 (en) | Device for measuring period of synchronizing signal and display device | |
US20040150708A1 (en) | Adjusting a scan line in a laser imaging device | |
JPS5966262A (en) | Raster phase synchronism circuit of laser beam printer | |
US5109478A (en) | Circuit for generating a square test pattern in a page printer | |
KR930011187B1 (en) | Laser printer circuit for checking scanning period and scanner motor readiness | |
KR880001228B1 (en) | Synchronizing clock generating method of dynamic ram | |
JPS61235810A (en) | Synchronism deciding device for laser beam printer | |
KR930002848Y1 (en) | Clock signal generator synchronized to parallel-synchronizing signal | |
KR100190653B1 (en) | Device for generating horizontal blank signal in frame grabber | |
KR0181108B1 (en) | Driving clock generating circuit of tightly coupled image sensor | |
KR0169370B1 (en) | Signal process circuit of liquid crystal system for data enable signal priority process | |
KR890003240Y1 (en) | Rasor printer for screen magnification device | |
KR19990012703A (en) | Scanner Nonlinearity Correction Device of Image Forming Device | |
KR200156379Y1 (en) | Apparatus for stabilizing synchronous signals | |
JPH03288814A (en) | Image forming device | |
SU1667119A2 (en) | Graphic data input device | |
KR890006513Y1 (en) | Scan strat signal generating circuit of laser printer | |
US5812177A (en) | Test pattern generating apparatus of a laser printer | |
JPH099021A (en) | Picture data controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19971229 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |