KR890006506Y1 - Character display circuit - Google Patents

Character display circuit Download PDF

Info

Publication number
KR890006506Y1
KR890006506Y1 KR2019860021399U KR860021399U KR890006506Y1 KR 890006506 Y1 KR890006506 Y1 KR 890006506Y1 KR 2019860021399 U KR2019860021399 U KR 2019860021399U KR 860021399 U KR860021399 U KR 860021399U KR 890006506 Y1 KR890006506 Y1 KR 890006506Y1
Authority
KR
South Korea
Prior art keywords
character
generator
timing control
character generator
control circuit
Prior art date
Application number
KR2019860021399U
Other languages
Korean (ko)
Other versions
KR880013085U (en
Inventor
다까시 나무라
Original Assignee
주식회사통일
문성균
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사통일, 문성균 filed Critical 주식회사통일
Priority to KR2019860021399U priority Critical patent/KR890006506Y1/en
Publication of KR880013085U publication Critical patent/KR880013085U/en
Application granted granted Critical
Publication of KR890006506Y1 publication Critical patent/KR890006506Y1/en

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/24Generation of individual character patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

내용 없음.No content.

Description

문자 표시회로Character display circuit

제1도는 종래의 문자표시 회로도.1 is a conventional character display circuit diagram.

제2도는 본 고안의 문자 표시 회로도.2 is a character display circuit diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 중앙 처리장치 2 : 리프레쉬 메모리1: central processing unit 2: refresh memory

3 : 문저용 캐랙터 발생기 4 : 병렬/직렬 변환기3: character generator for document door 4: parallel / serial converter

5 : 음극선관(CRT) 6 : 타이밍 제어회로5: cathode ray tube (CRT) 6: timing control circuit

7 : 인버터 8 : 간격용 캐랙터 발생기7 Inverter 8 Spacer Character Generator

본 고안은 문자 표시회로에 관한 것으로, 특히 표시되는 문자의 행과 행사이의 간격에도 간격용 캐랙터 발생기에 의해 문자를 표시할 수 있게하여 음극선관(CRT)에 문자를 가득히 표시할 수 있게한 문자 표시회로에 관한 것이다.The present invention relates to a character display circuit, and in particular, a character display capable of displaying a character in a cathode ray tube (CRT) by displaying the character by the character generator for spacing even in the interval between the line of the displayed character and the event. It is about a circuit.

종래의 문자 표시회로는 제1도에 도시한 바와 같이, 중앙처리장치(10)및 리프레쉬메모리(20), 캐랙터 발생기(30), 병렬/직렬변환기(40), 음극선관(50), 타이밍 제어회로(60)로 구성되어 있는 것으로, 이 회로의 동작과정을 설명하면 다음과 같다.In the conventional character display circuit, as shown in FIG. 1, the central processing unit 10 and the refresh memory 20, the character generator 30, the parallel / serial converter 40, the cathode ray tube 50, and the timing control are shown. It is composed of a circuit 60, the operation of the circuit will be described as follows.

중앙처리장치(10)에서 표시 데이타의 리드(Read)어드레스 신호를 출력하여 리프레쉬 메모리(20)의 어드레스를 지정하면, 그 지정된 어드레스에 기억되어 있는 문자코드 신호가 읽혀져 캐랙터 발생기(30)에 공급되고, 또한 이때 타이밍제어회로(60)에서 출력된 래스터(Raster)어드레스 신호가 캐랙터 발생기(30)에 인가되고 있으므로 상기 문자 코드신호에 해당되는 문자패턴신호가 발생되어 출력되며, 이와같이 캐랙터 발생기(30)에서 출력된 문자패턴신호는 병렬/직렬변환기(40)에서 직렬신호로 변환된 후 음극선관(50)에 인가되어 표시된다.When the central processing unit 10 outputs a read address signal of the display data and specifies the address of the refresh memory 20, the character code signal stored at the designated address is read and supplied to the character generator 30. In addition, since the raster address signal output from the timing control circuit 60 is applied to the character generator 30, a character pattern signal corresponding to the character code signal is generated and outputted, and thus the character generator 30 The character pattern signal outputted from is converted into a serial signal by the parallel / serial converter 40 and then applied to the cathode ray tube 50 to be displayed.

그런데, 상기 표시하는 문자의 세로도트수를 m이라하고, 가로도트수를 n이라 하면, 세로도트수m은 타이밍 제어회로(60)에 의해 임으로 설정할 수 있다.By the way, when the vertical dot number of the displayed character is m and the horizontal dot number is n, the vertical dot number m can be arbitrarily set by the timing control circuit 60.

다만, 실제 표시되는 세로도트수를 p라하고, 래스터어드레스 신호의 비트수를 r이라하면 p=2r되므로, 상기 세로도트수 m을 실제 표시되는 세로도트수 p보다 크게할 경우에 표시되는 문자의 행과행 사이에 m-p의 간격이 발생되고, 이 간격에는 문자를 표시할 수 없게된다.However, if the number of vertical dots actually displayed is p and the number of bits of the raster address signal is r, p = 2 r. Therefore, the characters displayed when the vertical dot number m is larger than the actual number of vertical dots p displayed. An interval of mp is generated between the lines and the lines of, and characters cannot be displayed in this interval.

따라서, 한글이나 한자등과 같은 복잡한 문자를 표시할 경우에 표시되는 문자의 행과 행사이에 간격을 만들지 않고, 상기 도트수 m×n을 전부 사용하여 문자를 작성하게 되면 상.하의 행이 연결되어지므로 드트수 m×n을 전부 사용할 수 없게되고, 또한, 표시되는 문자의 행과 행사이에 간격을 만들고 상기 도트수 m×n을 전부 사용하여 문자를 표시할 수 있지만 문자의 행과 행사이의 간격에는 문자를 표시할 수 없게되므로 복수의 행으로 걸린 세로의 선을 연결할 수 없게되는 결점이 있었다.Therefore, when displaying complex characters such as Hangul or Hanja, if the characters are written using all of the dot number m × n without making a gap between the displayed lines and the event, the upper and lower lines are connected. As a result, all the number of digits m × n cannot be used, and a space can be displayed between the lines and characters of the displayed characters, and the characters can be displayed using all the dots mxn. There was a drawback that it was impossible to connect the vertical lines that were hung in multiple rows because the characters could not be displayed.

본 고안은 상기와 같은 결점을 감안하여 안출한 것으로, 간격용 캐랙터발생기를 설치한 것에 의해 표시되는 문자의 행과 행사이의 간격에도 문자를 표시할 수 잇고, 상기 도트수 m×n을 전부 사용할 수 있는 문자표시회로를 제공함에 그 목적이 있다.The present invention has been devised in view of the above-described drawbacks, and the characters can be displayed in the interval between the line of characters displayed and the event by the installation of the space character generator, and the number of dots m × n can be used. The purpose is to provide a character display circuit.

이와같은 목적을 가지는 본 고안을 첨부된 본 고안의 도면을 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to the accompanying drawings of the present invention having the above object is as follows.

제2도는 본 고안의 문자 표시회로도로서 이에 도시한 바와 같이, 중앙처리장치(1)의 문자표시데이타 출력은 리프레쉬 메모리(2)의 어드레스 입력에 인가되게 접속함과 아울러 그 중앙처리장치(1)의 제어신호 출력은 타이밍 제어회로(6)의 입력에 인가되게 접속하여 상기 리프레쉬메모리(2)의 문자 코드신호 출력 및 타이밍 제어회로(6)의 래스터어드레스 출력이 문자용 캐랙터 발생기(3)의 어드레스 입력에 인가되게 접속하며, 이 문자용 캐랙터 발생기(3)에서 발생되는 문자패턴 데이타신호는 병렬/직렬 변환기(4)에서 직렬신호로 변환된후 음극선관(5)의 입력에 인가되어 접속하여 된 문자 표시회로에 있어서, 상기 리프러쉬 메모리(2)의 문자코드 신호출력이 간격용 캐랙터 발생기(8)의 어드레스 입력에 인가되게 접속하고, 타이밍 제어회로(6)의 최상위 비트를 제외한 래스터어드레스 출력이 문자용 캐랙터발생기(3)및 간격용 캐랙터발생기(8)의 어드레스 입력에 인가되게 접속함과 아울러 타이밍제어회로(6)의 최상위비트 래스터어드레스 출력이 문자용 캐랙터 발생기(3)의 인에이블단자(G)에 인가되게 접속하며, 또 그 타이밍 제어회로(6)의 최상위비트 래스터어드레스 출력이 인버터(7)를 통하여 간격용 캐랙터발생기(8)의 인에이블단자(G)에 인가되게 접속하고, 이 간격용 캐랙터발생기(8)의 문자 패턴 데이타 신호는 상기 병렬/직렬변환기(4)의 입력에 인가되게 접속하여 구성한 것으로, 이와같이 구성된 본 고안의 작용효과를 상세히 설명하면 다음과 같다.2 is a character display circuit diagram of the present invention, as shown therein, the character display data output of the central processing unit 1 is connected to be applied to the address input of the refresh memory 2, and the central processing unit 1 is connected. Control signal output is connected to the input of the timing control circuit 6 so that the character code signal output of the refresh memory 2 and the raster address output of the timing control circuit 6 are connected to the address of the character generator 3 for character. The character pattern data signal generated by the character character generator 3 is converted into a serial signal by the parallel / serial converter 4, and then applied to the input of the cathode ray tube 5 to be connected. In the character display circuit, the character code signal output of the leaf rush memory 2 is connected to be applied to the address input of the interval character generator 8, and the most significant bit of the timing control circuit 6 is connected. The raster address output except for is connected to the address inputs of the character character generator 3 and the character generator 8 for spacing, and the most significant bit raster address output of the timing control circuit 6 is connected to the character character generator 3. Is connected to the enable terminal G, and the most significant bit raster address output of the timing control circuit 6 is connected to the enable terminal G of the spacing character generator 8 through the inverter 7. The character pattern data signal of the spacing character generator 8 is connected and applied to the input of the parallel / serial converter 4, and the operation and effect of the present invention thus constructed will be described in detail as follows. same.

중앙처리장치(1)에서 표시데이타의 리드 어드레스신호를 출력하여 리프레쉬메모리(2)의 어드레스를 지정하면, 그 지정된 어드레스에 기억되어 있는 문자코드신호가 읽혀져 문자용 캐랙터발생기(3)및 간격용 캐랙터발생기(8)의 어드레스 입력에 공급된다. 또한, 이때 타이밍 제어회로(6)에서 출력된 래스터어드레스신호중 최상의 비트를 제외한 래스터어드레스신호(r-4비트로됨)는 문자용 캐랙터 발생기(3)및 간격용 캐랙터 발생기(8)의 어드레스에 입력되어 래스터어드레스를 지정하게 된다. 또한, 타이밍 제어회로(6)에서 출력된 래스터어드레스신호중 최상의 비트 래스터어드레스 신호는 문자용 캐랙터발생기(3)의 인에이블단자(G)에 인가됨과 동시에 인버터(7)에서 반전되어 간격용 캐랙터발생기(8)의 인에이블단자(G)에 인가되므로 그 최상위 비트 래스터어드레스 신호의 전위사태에 따라 문자용 캐랙터발생기(3)또는 간격용 캐랙터발생기(8)가 구동된다.When the central processing unit 1 outputs the read address signal of the display data and designates the address of the refresh memory 2, the character code signal stored at the designated address is read, and the character character generator 3 for the character and the interval character are read. It is supplied to the address input of the generator 8. At this time, the raster address signal (r-4 bits) except the best bit among the raster address signals output from the timing control circuit 6 is input to the addresses of the character character generator 3 and the character generator generator 8 for intervals. The raster address will be specified. In addition, the best bit raster address signal of the raster address signals output from the timing control circuit 6 is applied to the enable terminal G of the character character generator 3 and is inverted by the inverter 7 to generate the interval character generator ( Since it is applied to the enable terminal G of 8), the character character generator 3 or the interval character generator 8 is driven in accordance with the potential situation of the most significant bit raster address signal.

따라서, 표시하는 문자의 세로의 도트수 m을 p=2rr-1과 같이 크게 설정하면, p×n의 문자를 표시하는 기간은 상기 타이밍 제어회로(6)에서 출력되는 래스터어드레스 신호중 최상위 비트 래스터어드레스 신호는 저전위 상태로 되므로 문자용 캐랙터발생기(3)가 구동되고, 이에따라, 상기와 같이 문자용 캐랙터발생기(3)의 저정된 어드레스에서 분자 패턴데이타 신호가 출력되고, 이 문자 패턴데이타 신호가 출력되고, 이 문자 패턴데이타 신호는 병렬/직렬변환기(4)에서 직렬데이타 신호로 변환된후 음극선관(5)에 인가되어 표시된다.Therefore, if the number of vertical dots m of the characters to be displayed is set large such as p = 2r r-1 , the period of displaying the characters of p × n is the most significant bit raster of the raster address signals output from the timing control circuit 6 during the period of displaying the characters. Since the address signal is in the low potential state, the character character generator 3 is driven, and accordingly, the molecular pattern data signal is output at the stored address of the character character generator 3 as described above, and the character pattern data signal is This character pattern data signal is converted into a serial data signal by the parallel / serial converter 4 and then applied to the cathode ray tube 5 for display.

한편, (m-p)×n의 행과 행 간격의 기간에는 상기 최상위 비트 래스터어드레스 신호가 고전위 상태로 되므로 간격용 캐랙터발생기(8)가 구동되고, 이에따라 상기와 같이 간격용 캐랙터발생기 (8)의 지정된 어드레스에서 문자패턴 데이타 신호가 출력되고, 이 문자패턴 데이타 신호는 병렬/직렬변환기(4)에서 직렬데이타 신호로 변환된후 음극선관(5)에 인가되어 표시된다.On the other hand, since the most significant bit raster address signal is in a high potential state during the (mp) × n row and row spacing period, the spacing character generator 8 is driven, whereby the spacing character generator 8 of the spacing A character pattern data signal is output at a designated address, and the character pattern data signal is converted into a serial data signal by the parallel / serial converter 4 and then applied to the cathode ray tube 5 for display.

이상에서와 같이 본 고안은 간격용 캐랙터발생기를 설치하여 사용하는 것이므로 표시하는 문자의 행과 행사이의 간격 부분에도 문자를 표시하는 것이 가능하고, 상기 표시하는 몬자의 세로, 가로 도트 m×n을 전부 사용할 수 있게 되는 이점이 있다.As described above, the present invention is to install and use a space character generator, so that the characters can be displayed in the interval portion of the displayed characters and the event space, and the vertical and horizontal dots m × n of the displayed monja are all There is an advantage to be available.

Claims (1)

중앙처리장치(1)및 리프레쉬메모리(2), 문자용 캐랙터발생기(3), 병렬/직렬변환기(4), 음극선관(5), 타이밍제어회로(6)로 구성된 문자표시회로에 있어서, 상기 리프레쉬미모리(2)의 문자코드신호 출력이 간격용 캐랙터발생기(8)의 어드레스 입력에 인가되게 접속하고, 상기 타이밍 제어회로(6)의 초상위 비트를 제이한 래스터어드레스 출력이 문자용 캐랙터발생기(3)및 간격용 개랙터발생기(8)의 래스터어드레스 입력에 인가되게 접속하며, 상기 타이밍 제어회로(6)의 최상위 비트 래스터어드레스 출력이 문자용 개랙터발생기(3)의 인에이블단자(G)에 인가되게 접속함과 아울러 인버터(7)를 통하여 간격용 캐랙터발생기(8)의 인에이블단자(G)에 접속하고, 이 간격용 캐랙터발생기(8)의 문자패턴데이타 신호는 상기 병렬/직렬변환기(4)의 입력에 인가되게 접속하여 구성함을 특징으로 하는 문자 표시회로.A character display circuit comprising a central processing unit (1) and a refresh memory (2), a character character generator (3), a parallel / serial converter (4), a cathode ray tube (5), and a timing control circuit (6). The character code signal output of the refresh memory 2 is connected to the address input of the interval character generator 8, and the raster address output of the high-order bits of the timing control circuit 6 is connected to the character character generator ( 3) and the raster address input of the gap generator generator 8, connected to each other, and the most significant bit raster address output of the timing control circuit 6 is the enable terminal G of the character generator generator 3; Connected to the enable terminal G of the spacing character generator 8 through the inverter 7, and the character pattern data signal of the spacing character generator 8 is connected to the parallel / serial converter. Connected to the input of (4) Character display circuit according to claim your name.
KR2019860021399U 1986-12-27 1986-12-27 Character display circuit KR890006506Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860021399U KR890006506Y1 (en) 1986-12-27 1986-12-27 Character display circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860021399U KR890006506Y1 (en) 1986-12-27 1986-12-27 Character display circuit

Publications (2)

Publication Number Publication Date
KR880013085U KR880013085U (en) 1988-08-29
KR890006506Y1 true KR890006506Y1 (en) 1989-09-25

Family

ID=19258428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860021399U KR890006506Y1 (en) 1986-12-27 1986-12-27 Character display circuit

Country Status (1)

Country Link
KR (1) KR890006506Y1 (en)

Also Published As

Publication number Publication date
KR880013085U (en) 1988-08-29

Similar Documents

Publication Publication Date Title
EP0009593B1 (en) Video display terminal with partitioned screen
CA1084184A (en) Information display apparatus
US4203107A (en) Microcomputer terminal system having a list mode operation for the video refresh circuit
GB2022969A (en) Video display control apparatus
US3774161A (en) Visual display system
JPS59214079A (en) Video display control circuit
US3872446A (en) Visual display system
US4011556A (en) Graphic display device
US4563677A (en) Digital character display
KR860001450B1 (en) Graphic display system
EP0004797A3 (en) Video display control apparatus
KR860003547A (en) Control device of flat panel display
EP0106201A2 (en) Display control circuit for reading display data from a video RAM constituted by a dynamic RAM, thereby refreshing memory cells of the video RAM
JPS6249630B2 (en)
EP0123896A2 (en) Character and video mode control circuit
KR890006506Y1 (en) Character display circuit
US4755814A (en) Attribute control method and apparatus
KR930022863A (en) Character display
US4281393A (en) Programmable computer terminal system
US4109244A (en) Digital processor for generating alphanumeric display on a cathode ray tube
US4684934A (en) Method and apparatus for storing and retrieving keyboard LED data
EP0273749B1 (en) Display system with fewer display memory chips
JPH042958B2 (en)
KR880001082B1 (en) Low table adressing method
KR930003119Y1 (en) Monitor for korean character

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19980925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee