KR890004962Y1 - Gain control circuit - Google Patents
Gain control circuit Download PDFInfo
- Publication number
- KR890004962Y1 KR890004962Y1 KR2019860004395U KR860004395U KR890004962Y1 KR 890004962 Y1 KR890004962 Y1 KR 890004962Y1 KR 2019860004395 U KR2019860004395 U KR 2019860004395U KR 860004395 U KR860004395 U KR 860004395U KR 890004962 Y1 KR890004962 Y1 KR 890004962Y1
- Authority
- KR
- South Korea
- Prior art keywords
- control circuit
- gain control
- signal
- level
- comparator
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/205—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic
- H04N5/208—Circuitry for controlling amplitude response for correcting amplitude versus frequency characteristic for compensating for attenuation of high frequency components, e.g. crispening, aperture distortion correction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
Abstract
내용 없음.No content.
Description
제1도는 본 고안의 블럭다이어그램.1 is a block diagram of the present invention.
제2도는 본 고안의 회로도.2 is a circuit diagram of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
1 : 비데오 신호 입력부 11 : 이득 조절회로1: video signal input 11: gain control circuit
2 : H레벨검출부 3 : L레벨검출부2: H level detector 3: L level detector
5 : 기준 전압 발생부 D1,D2,D3: 다이오드5: reference voltage generator D 1 , D 2 , D 3 : diode
OP1: 비교기 C1,C2: 콘덴서OP 1 : comparator C 1 , C 2 : condenser
Q1,Q2,Q3,Q4: 트랜지스터 IC2: 수직/수평 절환집적회로Q 1 , Q 2 , Q 3 , Q 4 : Transistor IC 2 : Vertical / Horizontal Switching Integrated Circuit
본 고안은 윤곡 보정신호의 이득 조절 회로에 관한 것이다.The present invention relates to a gain control circuit of a distortion correction signal.
비데오 응용기기(VTR,TV,비데오 카메라)에서는 콘트라스트의 조정을 명백히 하기 위하여 보정을 행하고 있으나 종래의 윤곽 보정 기능은 일정한 출력을 내도록 고정되어 있기 때문에 화상에 따라서는 윤곽이 너무 크게 보상되거나 너무 낮게 보상되는 경우가 발생되는 것으로 연속적으로 인가되는 확상에 대하여 윤곡 보정 이득을 자동적으로 조절할 필요가 있는 것이다.In video applications (VTR, TV, video cameras), correction is made to clarify the contrast, but since the conventional outline correction function is fixed to produce a constant output, the contour is compensated too large or too low depending on the image. In this case, it is necessary to automatically adjust the distortion correction gain for the continuously applied magnification.
본 고안의 목적은 콘트라스트의 변화가 없는 화상에서는 윤곡 보정을 약하게 하여 노이즈를 줄일 수 있게 하는 동시에 콘트라스트의 변화가 큰 화면에서는 윤곽 보정을 강하게 할 수 있는 자동 이득 조절회로를 제공하고자 하는 것으로 윤곽 보정회로에 있어서, 비데오 신호 입력부와 이득조절회로 상이에 H레벨 및 L레벨 검출부를 구성시켜 비교부에 인가되게 구성시킨 것이다.An object of the present invention is to provide an automatic gain control circuit that can reduce noise by reducing the distortion correction in an image having no change in contrast, and enhance the contour correction in a screen with a large contrast change. In this case, the H level and L level detectors are configured differently from the video signal input unit and the gain control circuit so as to be applied to the comparison unit.
이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.
제1도는 본 고안의 블럭다이어그램도로써 비데오신호 입력부(1)의 영상신호가 H윤곽 보정부(6)를 통하여 믹서(9)이 인가되게 구성시키고 1H지연회로(7)에서 화상신호가 파괴되는 경우에는 바로전 화상을 윤곽보정부(8)를 통하여 믹서(12)에 인가되게 구성시킨 것으로 윤곽 보정부는 대개 영상신호의 미분된 출력이 나타나게 된다.1 is a block diagram of the present invention, in which the image signal of the video signal input unit 1 is configured such that the mixer 9 is applied through the H outline correction unit 6, and the image signal is destroyed in the 1H delay circuit 7. In this case, the image immediately before the image is configured to be applied to the mixer 12 through the outline correction unit 8, so that the outline correction unit usually shows a differential output of the video signal.
그리고 믹서(9)에 인가되게 구성시켜 이 득조절회로(11)를 통하여 믹서(12)에서 혼합된 영상신호가 출력부(15)를 통하여 출력되게 구성한 것으로 이는 종래에 일정한 이득을 얻기 위하여 보정 시키는 윤곽보정 회로와 동일하다.And it is configured to be applied to the mixer 9 is configured such that the image signal mixed in the mixer 12 through the gain control circuit 11 is output through the output unit 15, which is conventionally corrected to obtain a constant gain Same as the contour correction circuit.
본 고안은 이와 같은 윤곽보정회로의 이득 조절회로의 게인을 자동적으로 조절할 수 있게 한 것으로 비데오 신호 입력부(1)의 출력이H레벨 검출부(2) 및 L레벨 검출부(3)에서 검출된 출력을 비교부(4)에서 비교하여 이득 조절회로(11)가 자동적으로 조절할 수 있게 구성한 것이다.The present invention allows the gain of the gain control circuit of the contour correction circuit to be automatically adjusted so that the output of the video signal input unit 1 compares the output detected by the H level detector 2 and the L level detector 3. Compared to the unit (4), the gain control circuit 11 is configured to be automatically adjusted.
제2도는 본 고안의 회로도로써 H레벨 검출부(2)는 전원(Vcc)이 인가되는 트랜지스터(Q1)의 콜렉터측에 다이오드(D) 및 콘덴서(C1)를 구성시킨 후 귀선 소거 신호(VHB)에 의하여 구동되는 트랜지스터(Q4)를 연결 구헝시킨 것이며 L레벨 검출부(3)는 전원(Vcc)이 인가되는 트랜지스터(Q2)의 콜렉터측에 다이오드(D2) 및 콘덴서(C2)를 구성시킨 후 귀선 소거 신호(VHB)에 의하여 구동되는 트랜지스터(Q3)를 연결 구성시킨 것이다.2 is a circuit diagram of the present invention, the H-level detection unit 2 constitutes the diode D and the capacitor C 1 on the collector side of the transistor Q 1 to which the power supply Vcc is applied, and then the blanking signal VHB. Is connected to the transistor Q 4 which is driven by the < RTI ID = 0.0 >).≪ / RTI > and the L level detector 3 has a diode D 2 and a capacitor C 2 on the collector side of the transistor Q 2 to which the power supply Vcc is applied. After the configuration, the transistor Q 3 driven by the blanking signal VHB is connected and configured.
그리고 다이오드(D3) 및 저항(R10)(R11)으로 구성된 기준 전압 발생부(5)의 출력이 비교부(4)의 비교기(OP1)에 인가되게 구성시킨후 비교기(OP1)에서 H레벨 및 L레벨 검출부(2)(3)의 출력을 비교한 후 이득 조절회로(11)의 게인을 조절할 수 있게 구성시킨 것이다.The output of the reference voltage generator 5 including the diode D 3 and the resistors R 10 and R 11 is configured to be applied to the comparator OP 1 of the comparator 4 and then the comparator OP 1 . After comparing the outputs of the H level and the L level detection unit (2) (3) to adjust the gain of the gain control circuit (11).
이와 같이 구성된 본 고안에서 비데오 신호 입력부(1)의 출력이 연속적으로 H레벨 및 L레벨검출부(2)(3)에 인가되는 것으로 트랜지스터(Q1)는 H레벨 검출부로서 콘덴서(C1)에 충전되어 있는 전압보다 큰 신호가 인가되면 다이오드(D1)는 도통되어 비교기(OP1)의 일측단자(+)에 인가시키게 되고 트랜지스터(Q4)는 수직 및 수평 블랭킹 신호에 의하여 도통되어 콘덴서(C1)에 충전된 전압을 방전 시킨다.In the present invention configured as described above, the output of the video signal input unit 1 is continuously applied to the H level and L level detectors 2 and 3 so that the transistor Q 1 is charged to the capacitor C 1 as the H level detector. When a signal larger than the predetermined voltage is applied, the diode D 1 is turned on and is applied to one terminal (+) of the comparator OP 1 , and the transistor Q 4 is turned on by the vertical and horizontal blanking signals to condense the capacitor C. Discharge the voltage charged in 1 ).
그리고 기준 전압 발생부(5)에서는 저항(R10)(R11)으로 분배된 전압(Vcc)을 다이오드(D3)를 통하여 비교기(OP1)의 일출단자(4)에 인가시켜 블랭킹 기간을 제외하고는 일정한 직류(DC)레벨로 떨어지는 것을 방지함으로 비교기(OP1)로 고전위 상태 신호가 출력되게되며 트랜지스터(Q3)는 수직 수평 귀선 소거 기간임 블랭킹(BLANKING)기간중에 콘덴서(C2)에 충전시켜 트랜지스터(Q2)에 인가된 신호가 콘덴서(C2)보다 낮으면 다이오드(D2)를 통하여 방전하게 된다.In the reference voltage generator 5, the voltage Vcc divided by the resistors R 10 and R 11 is applied to the sunrise terminal 4 of the comparator OP 1 through the diode D 3 to provide a blanking period. Except to prevent falling to a constant DC level, a high potential signal is output to the comparator OP 1 and the transistor Q 3 is a vertical horizontal blanking period. The capacitor C 2 during the blanking period. ) Is discharged through the diode D 2 when the signal applied to the transistor Q 2 is lower than the capacitor C 2 .
결국 비교부(4)의 비교기(OP1)에서는 H레벨 및 L레벨 검출부 (2)(3)의 출력을 비교하여 그차 신호가 적을 때에는 적은 출력이 이득 조절 회로(11)에 인가되게 되고 그 차가 클때에는 많은 출력이 이득 조절회로(11)에 인가되는 것으로 이득 조절회로(11)는 비교부(4)에 의하여 제어되어 콘트라스트의 변화가 큰 화면에서는 윤곽을 강하게 보정함으로써 선명한 화상을 얻을 수가 있는 것이다.As a result, the comparator OP 1 of the comparator 4 compares the outputs of the H level and the L level detectors 2 and 3, and when the difference signal is small, a small output is applied to the gain control circuit 11, and the difference is When large, many outputs are applied to the gain adjusting circuit 11, and the gain adjusting circuit 11 is controlled by the comparator 4 so that a sharp image can be obtained by strongly correcting the contour on a screen with a large change in contrast. .
이상에서와 같이 본 고안은 비데오 영상신호의 H레벨(고전위 상태신호) 및 L레벨(저전위 상태신호)를 비교하여 이득 저절 회로의 개인을 자동으로 조절할 수 있는것으로 비데오 테이프에 기록된 상태신호나 텔레비젼 방송신호의 수신 상태에 따라 자동적으로 윤곽보정을 행하여 선명한 화상을 제공할 수 있는 이점이 있는 것이다.As described above, the present invention compares the H level (high potential state signal) and L level (low potential state signal) of the video image signal to automatically adjust the individual of the gain reduction circuit. The state signal recorded on the video tape In addition, there is an advantage that a sharp image can be provided by automatically performing contour correction according to the reception state of a television broadcast signal.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860004395U KR890004962Y1 (en) | 1986-04-04 | 1986-04-04 | Gain control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019860004395U KR890004962Y1 (en) | 1986-04-04 | 1986-04-04 | Gain control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870017519U KR870017519U (en) | 1987-11-30 |
KR890004962Y1 true KR890004962Y1 (en) | 1989-07-28 |
Family
ID=19250300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019860004395U KR890004962Y1 (en) | 1986-04-04 | 1986-04-04 | Gain control circuit |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR890004962Y1 (en) |
-
1986
- 1986-04-04 KR KR2019860004395U patent/KR890004962Y1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR870017519U (en) | 1987-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4926261A (en) | Video noise reduction circuit | |
US5986719A (en) | Video signal clamping method and apparatus with negative peak detection | |
KR890004962Y1 (en) | Gain control circuit | |
US5262862A (en) | Black level compensation circuit for a luminance signal | |
US4249208A (en) | Gamma correction circuit for a video signal and television camera suitable therefor | |
US5838395A (en) | IF demodulator circuit with variable IF gain control | |
US4999707A (en) | Synchronizing signal separating circuit separating synchronizing signal from a composite video signal | |
US5497201A (en) | Sync chip clamping/sync separator circuit | |
US3962723A (en) | Automatic peak color control circuit | |
KR960006754B1 (en) | Automatic beam regulation circuit | |
KR100244989B1 (en) | Apparatus for correcting distorted sync in a composite video signal | |
US3912864A (en) | Circuit arrangement for supplying pulses having a defined pulse edge duration in a television image signal | |
US5229854A (en) | Vertical sync separator | |
US5140423A (en) | Aperture compensating circuit for a video system | |
KR900004346Y1 (en) | Compare and detecting syn circuit of maximum signal | |
KR960007562Y1 (en) | A.g.c circuit | |
KR850001847Y1 (en) | Video signal detecting circuit | |
CA2013532C (en) | Synchronizing signal separating circuit | |
JPH02100474A (en) | Automatic contrast adjustment circuit of video camera | |
KR960004725Y1 (en) | Broadcasting signal interference preventing circuit | |
KR940002756Y1 (en) | Squelch circuit | |
KR910008287Y1 (en) | Jitter clear circuit of color tv | |
KR0170238B1 (en) | Automatic gain control circuit for intermediate frequency signal processing | |
KR900008273Y1 (en) | Automatic control circuit for television screen | |
KR870000835B1 (en) | Non-broadcast channel noise eliminating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
REGI | Registration of establishment | ||
FPAY | Annual fee payment |
Payment date: 19980616 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |