KR890004762Y1 - Agc circuit for vtr video signal - Google Patents

Agc circuit for vtr video signal Download PDF

Info

Publication number
KR890004762Y1
KR890004762Y1 KR2019850009523U KR850009523U KR890004762Y1 KR 890004762 Y1 KR890004762 Y1 KR 890004762Y1 KR 2019850009523 U KR2019850009523 U KR 2019850009523U KR 850009523 U KR850009523 U KR 850009523U KR 890004762 Y1 KR890004762 Y1 KR 890004762Y1
Authority
KR
South Korea
Prior art keywords
signal
output
circuit
video signal
amplifier
Prior art date
Application number
KR2019850009523U
Other languages
Korean (ko)
Other versions
KR870003087U (en
Inventor
홍성현
Original Assignee
주식회사 금성사
허신구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 허신구 filed Critical 주식회사 금성사
Priority to KR2019850009523U priority Critical patent/KR890004762Y1/en
Publication of KR870003087U publication Critical patent/KR870003087U/en
Application granted granted Critical
Publication of KR890004762Y1 publication Critical patent/KR890004762Y1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52—Automatic gain control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/14—Picture signal circuitry for video frequency region
    • H04N5/148—Video amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

내용 없음.No content.

Description

VTR 영상신호의 AGC회로AGC circuit of VTR video signal

제1도는 본 고안에 의한 VTR 영상신호의 AGC회로의 블록다이어그램.1 is a block diagram of an AGC circuit of a VTR video signal according to the present invention.

제2도는 제1도의 각부 파형도.2 is a waveform diagram of each part of FIG.

제3도는 VITS신호와 각부 파형과의 상관도.3 is a correlation diagram between a VITS signal and each waveform.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 영상증폭기 2 : 스위치1: Image Amplifier 2: Switch

3, 14, 15 : 케이트신호 4, 18, 21 : 비교기3, 14, 15: Kate signal 4, 18, 21: Comparator

5 : 동기신호 분리회로 6 : 영상신호 분리회로5: Synchronization signal separation circuit 6: Video signal separation circuit

8 : 가산기 9 : 적분기8: adder 9: integrator

10 : 펄스발생기 11 : 단안정멀티 바이브레이터10 pulse generator 11: monostable multi-vibrator

12, 13, 17 : 지연회로12, 13, 17: delay circuit

본 고안은 VTR 영상신호의 자동이득조절(AGC) 회로에 관한 것이다.The present invention relates to an automatic gain control (AGC) circuit of a VTR video signal.

VTR의 영상신호는 비데오 카메라 또는 외부 입력단자 또는 튜너로 부터 수신된 복조신호등으로 이루어질 수 있는데, 이 영상신호 레벌의 불균일에 의한 명암의 변화를 막기 이하여 AGC단을 통하게 하여 일정레벨을 유지하게 만들고 있다.The video signal of VTR can be composed of demodulation signal received from video camera or external input terminal or tuner, and it keeps constant level through AGC stage to prevent change of contrast caused by unevenness of this video signal level. have.

종래에 AGC단에서는 복합영상신호에 실려있는 수평동기 신호의 레벨을 기준신호와 비교하여 동기신호 레벨이 큰 것을 전체 복합 영상 레벨을 작게하고, 동기신호 레벨이 작은 것은 전체 복합 영상레벨을 크게하여 일정레벨을 유지하고 있으나, 수평동기 신호레벨과 영상신호레벨의 비율이 3 : 7일 경우에는 정상화면으로 나타나지만 이 비율에서 어긋나는 경우는 화면에 명암의 차가생기고, 특히 영상신호레벨이 동기신호 레벨보다 과도하게 클 경우에는 TV화면에 이상현상이 발생하게 된다.Conventionally, in the AGC stage, the level of the horizontal synchronization signal carried in the composite video signal is compared with the reference signal, so that the higher the level of the synchronization signal is, the smaller the overall composite image level is. Although the level is maintained, when the ratio of the horizontal sync signal level to the video signal level is 3: 7, it appears as a normal screen, but when it is out of this ratio, the difference in contrast occurs on the screen, especially the video signal level is higher than the sync signal level. If it is too large, an abnormal phenomenon occurs on the TV screen.

본 고안은 이와 같은 악영향을 방지하고자 안출한 것으로, 증폭된 동기신호 레벨과 영상신호 레벨을 비교하여 영상신호 증폭단의 이득을 조절하여 동시신호데 영상신호 레벨의 비가 항상 일정하게 되도록 한 것으로서 이하 첨부된 도면에 따라 본 고안을 상세히 설명한다.The present invention is devised to prevent such adverse effects, and compares the amplified sync signal level with the video signal level to adjust the gain of the video signal amplifying stage so that the ratio of the video signal level is always constant. According to the drawings will be described the present invention in detail.

제1도는 본 고안에 의한 VTR영상신호 자동이득 조정회로의 블록다이어그램을 나타낸 것으로, 복합영상신호는 증폭기(1)의 입력단으로 연결되고, 이 증폭기(1)의 출력단은 각각 동기신호 분리회로(5)와 영상신호 분리회로(6)의 입력단과 스위치(2)의 일단자에 연결된다.1 is a block diagram of a VTR video signal automatic gain adjusting circuit according to the present invention, wherein a composite video signal is connected to an input terminal of an amplifier 1, and an output terminal of the amplifier 1 is a synchronization signal separation circuit 5, respectively. ) And the input terminal of the video signal separation circuit 6 and one end of the switch (2).

동기신호 분리회로(5)의 출력단은 기준직류 전압이 인가되는 게이트회로(3)의 입력단 및 비교기(4)의 (-) 입력단에 연결되고, 또한 적분회로(9)와증폭기(16)의 입력단에 각각 연결된다.The output terminal of the synchronization signal separation circuit 5 is connected to the input terminal of the gate circuit 3 to which the reference DC voltage is applied and to the negative input terminal of the comparator 4, and also to the integrating circuit 9; Respectively connected to an input of an amplifier 16.

한편, 게이트회로(3)의 출력단은 비교기(4)의 (+)입력단에 연결되고, 비교기(4)의 출력단은 다시 증폭기(1)로 연결되어 있다.On the other hand, the output terminal of the gate circuit 3 is connected to the (+) input terminal of the comparator 4, the output terminal of the comparator 4 is again connected to the amplifier (1).

상기 적분회로(9)의 출력단은 펄스발생기(10)와 캐패시티C1및 다이오드D1를 통해 단안정 멀티바이브레이터(11)에 입력되고 이 멀티바이브레이터(11)의 출력단은 각각 지연회로(12) 및 (13)의 입력단에 연결되며, 이 지연회로(12)와 (13)의 출력단은 각각 상기 영상신호 분리회로(6)의 출력단에 연결된 게이트회로(15)와 접속되고, 상기 t-1 증폭기(16)의 출력단에 연결된 게이트회로(14)에 연결된다.The output terminal of the integrating circuit 9 is input to the monostable multivibrator 11 through the pulse generator 10, the capacitance C 1 and the diode D 1 , respectively, and the output terminals of the multivibrator 11 are delay circuits 12, respectively. And an output terminal of the delay circuits 12 and 13 are connected to a gate circuit 15 connected to an output terminal of the video signal separation circuit 6, respectively, and the t-1 amplifier. It is connected to the gate circuit 14 connected to the output terminal of (16).

이 게이트회로(14)의 출력단은 지연회로(17)를 통해 비교기(18)의 (+) 입력단과 t-2 증폭기(22)의 입력단에 연결되고, 게이트회로(15)의 출력단은 비교기(18)의 (-) 입력단과 비교기(21)의 (+) 입력단에 연결된다.The output terminal of the gate circuit 14 is connected to the (+) input terminal of the comparator 18 and the input terminal of the t-2 amplifier 22 through the delay circuit 17, and the output terminal of the gate circuit 15 is the comparator 18 ) And (+) input of comparator 21.

비교기(18)의 출력단은 홀드회로(19)를 통해 상기 영상신호 분리회로(6)의 출력단에 연결된 증폭기(7)에 입력되고, 상기 단안정 멀티바이브레이터(11)의 출력단은 또한 리세트회로(20)에 입력되고 이 회로의 출력은 상기 홀드회로(19)에 연결된다.The output end of the comparator 18 is input to an amplifier 7 connected to the output end of the video signal separation circuit 6 via the hold circuit 19, and the output end of the monostable multivibrator 11 is also provided with a reset circuit ( 20 and the output of this circuit is connected to the hold circuit 19.

또한 비교기(21)의 출력단은 스위치(2) 구동회로에 연결되고 이 스위치(2)의 또 하나의 단자는 증폭기(7)의 출력단에 연결된 가산기(8)에 연결되어있다.The output terminal of the comparator 21 is also connected to the drive circuit of the switch 2 and another terminal of the switch 2 is connected to an adder 8 connected to the output terminal of the amplifier 7.

가산기(8)의 상기 동기신호 분리회로(5)의 출력단과도 연결되어 있다.It is also connected to the output terminal of the synchronization signal separation circuit 5 of the adder 8.

상시와 같은 회로의 동작을 제2도에 나타낸 제1도의 각부 파형도를 참고하여 설명하면 다음과 같다.The operation of the circuit as usual will be described with reference to the respective waveform diagrams of FIG. 1 shown in FIG.

제1도에서 복합 영상신호 a는 증폭기(1)에서 증폭되어 동기신호 분리회로(5)로 공급되고, 이 동기분리회로(5)에서 출력되는 수직동기신호 및 수평동기신호 g는 게이트회로(3) 및 비교기(4)의 (-) 입력단자에 공급된다.In FIG. 1, the composite video signal a is amplified by the amplifier 1 and supplied to the synchronous signal separation circuit 5, and the vertical synchronous signal and the horizontal synchronous signal g output from the synchronous separation circuit 5 are the gate circuit 3 ) And (-) input terminals of the comparator 4.

비교기(4)에서는 게이트회로(3)에 의해 동기신호 g와 시간적으로 일치된 기준 직류레벨과 비교된다.In the comparator 4, the gate circuit 3 is compared with a reference DC level which is matched in time with the synchronization signal g.

비교기(4)의 출력전압은 증폭기(1)로 궤환되어 증폭기(1)의 이득이 조절된다.The output voltage of the comparator 4 is fed back to the amplifier 1 so that the gain of the amplifier 1 is adjusted.

이와 같이 휘도신호의 기준이 되는 동기신회를 비교하여 전체적인 복합영상신호 레벨이 조절된다.In this way, the overall composite video signal level is adjusted by comparing the synchronous signal that is the reference of the luminance signal.

그러나 증폭기(1)의 출력은 동기신호와 영상신호의 비가 처음 입력상태와 동일하다.However, the output of the amplifier 1 has the same ratio of the synchronization signal and the video signal as the first input state.

여기서 동기신호데 영상신호의 비를 3 : 7로 보상시켜 주기위하여 영상신호 분리회로(6)에 의해 증폭기(1)의 출력중 영상신호만을 분리시키고, 이 영상신호중 VITS신호의 일종인 T(또는 T/2, 2T) 바아(bar) 신호(100% 백색신호)의 일부를 게이트회로(15)에서 추출한다.In this case, in order to compensate the ratio of the video signal to the synchronization signal of 3: 7, only the video signal of the output of the amplifier 1 is separated by the video signal separation circuit 6, and T (or a type of VITS signal) of the video signal. A part of the bar signal (100% white signal) of T / 2 and 2T is extracted from the gate circuit 15.

이 방법은 복합동기신호 g를 적분회로(9)에 인가하여 수평 동기신호를 제거하고 적분된 수직동기신호 i를 추출한다음 이 파형중 일부를 레벨검출하여 퍼스발생기(10) 및 캐패시티 C1을 통해 펄스를 발생시킨 후 이를 미분시키고, 다이오드D1을 통해 ±의 양극성 임펄스중에 (+)극성의 임펄스 j만을 검출하여 단안정 멀티바이브레이터(11)에 공급되고, 이로써 펄스폭이 결정된 출력신호 k가 나타난다.The method Perth generator 10 and the capacitor City C 1 by applying a composite synchronizing signal g to the integrating circuit 9, to remove the horizontal synchronizing signals and the extraction of the integrated vertical synchronizing signal i, and then the detection level of some of the waveforms After generating the pulse through the derivative, and differentiates it, and detects only the positive polarity impulse j of the positive polarity impulse of ± through the diode D 1 is supplied to the monostable multivibrator 11, thereby output signal k whose pulse width is determined appear.

이 출력펄스 k는 지연회로(12)를 통해, t시간만큼 지연된 펄스 ℓ로 나타나고,17번째 주사선에 실려있는 T바아신호의 일부분을 게이트회로(15)에 의하여 지연된 펄스ℓ가 입력된 동안만 스우칭용 게이트회로(15)의 출력이 나타나게 한다.This output pulse k is represented as a pulse l delayed by t time through the delay circuit 12, and a portion of the T bar signal carried on the 17th scan line is swung only while the delayed pulse l is inputted by the gate circuit 15. The output of the reference gate circuit 15 is shown.

그리고 동기신호 g는 t-1 증폭기(16)을 통한 출력신호가 게이트회로(14)를 통해 지연회로(17)에 인가되는데, 상시 스위칭용 게이트회로(14)는 멀티 바이브레이터(11)의 출력신호 k가 지연회로(13)를 거쳐 지연된 후 게이트회로(14)를 온시키도록 하여서 증폭기(16)의 출력신호 m이 지연회로(17)에 인가된다.And the synchronization signal g is an output signal through the t-1 amplifier 16 is applied to the delay circuit 17 through the gate circuit 14, the constantly switching gate circuit 14 is the output signal of the multi-vibrator 11 The output signal m of the amplifier 16 is applied to the delay circuit 17 so that the gate circuit 14 is turned on after k is delayed through the delay circuit 13.

이 지연회로(17)의 출력신호 q는 비교기(18)의 (+)입력단에 입력되며, t-3 증폭기(22)를 거쳐 비교기(21)의 (-)입력단에 인가된다.The output signal q of this delay circuit 17 is input to the (+) input terminal of the comparator 18, and is applied to the (-) input terminal of the comparator 21 via the t-3 amplifier 22.

이때, 게이트회로(14)의 출력펄스를 게이트회로(15)의 출력인 T(또는 T/2, 2T) 바아신호 펄스와 시간적으로 일치시키기 위해 지연회로(17)를 통과시켜 지연시킨 것이다.At this time, the output pulse of the gate circuit 14 is delayed by passing through the delay circuit 17 to coincide with the T (or T / 2, 2T) bar signal pulse which is the output of the gate circuit 15 in time.

비교기(18)에서는 게이트회로(15)의 출력과 지연회로(17)의 출력을 비교하여 영상신호와 동기신호의 비가 7 : 3으로 맞게되어 있는지를 판별한다.The comparator 18 compares the output of the gate circuit 15 with the output of the delay circuit 17 to determine whether the ratio of the video signal and the synchronization signal is set to 7: 3.

여기서, 영상신호의 비가 더클 경우는 비교기(18)의 출력이 (-)로 나타나고, 이는 홀드회로(19)에 의해 리세트회로(20)의 출력으로 리세트될때 까지의 기간인 1수직주사기간 동안 유지되어 증폭기(7)의 이득이 작아지도록 조절한다.In this case, when the ratio of the video signals is larger, the output of the comparator 18 appears as (-), which is one vertical scan period until the reset circuit 20 is reset to the output of the reset circuit 20. Is maintained to adjust the gain of the amplifier 7 to be small.

이때의 리세트펄스는 멀티바이브레이터(11)의 출력펄스를 이용한다.The reset pulse at this time uses the output pulse of the multivibrator 11.

한편, 영상신호의 비가 동기신호보다 더 작을경우에는 비교기(18)의 출력은(+)로 나타나고, 상기와 같이 이 출력은 홀드회로(19)를 통해 증폭기(7)로 궤환되므로 증폭기(7)의 이득이 커지도록 조절된다.On the other hand, when the ratio of the video signal is smaller than the synchronous signal, the output of the comparator 18 appears as (+), and as described above, the output is fed back to the amplifier 7 through the hold circuit 19, so that the amplifier 7 The gain of is adjusted to be large.

영상증폭기(7)의 출력은 가산회로(8)에서 동기 분리신호 출력과 합해지고, 스위치(2)로 공급된다.The output of the image amplifier 7 is combined with the synchronous separation signal output in the addition circuit 8 and supplied to the switch 2.

스위치(2)의 동작은 비교기(21)의 출력전압에 의해 수행된다.The operation of the switch 2 is performed by the output voltage of the comparator 21.

즉, 비교기(21)는 홀드회로(19)의 출력을 1/2로 증폭하는 증폭기(22)의 출력과 게이트회로(15)의 출력을 비교하여, VITS신호의 일부 레벨인 게이트회로(15)의 출력레벨이 증폭기(22)의 출력레벨보다 클 경우 출력단에서 고레벨을 출력시켜 스위치(2)가 동작하도록 만들고 따라서 스위치(2)의 접점이 가산회로(8)의 출력단으로 접속되게 만든다.That is, the comparator 21 compares the output of the amplifier 22 and the output of the gate circuit 15, which amplify the output of the hold circuit 19 by one half, so that the gate circuit 15 which is a partial level of the VITS signal. If the output level of is greater than the output level of the amplifier 22, the output terminal outputs a high level, so that the switch 2 is operated, and thus the contact of the switch 2 is connected to the output terminal of the adder circuit 8.

한편, 게이트회로(15)의 출력레벨이 증폭기(22)의 출력레벨보다 작을 경우에는 비교기(21)의 출력레벨이 로우가 되어 스위치(2)의 접점을 증폭기(1)의 출력단으로 접속시킴으로서 스위치(2)의 출력단V에 증폭기(1)의 출력신호가 나타나게하여 VITS신호가 없는 복합영상신호에 대한 본 고안의 오동작을 방지시키고 있다.On the other hand, when the output level of the gate circuit 15 is smaller than the output level of the amplifier 22, the output level of the comparator 21 becomes low so that the switch of the switch 2 is connected to the output terminal of the amplifier 1 by the switch. The output signal of the amplifier 1 appears at the output terminal V of (2) to prevent the malfunction of the present invention for the composite video signal without the VITS signal.

제2도의 파형 h 및 v는 영상신호 분리회로(6)의 출력단 및 스위치(2)의 출력단 각각에 나타나는 영상신호 파형을 도시한 것이며, 제3도의 파형 n,q,p는 복합영상신호 a에 대비한 제1도의 게이트회로(14)의 출력파형, 지연회로(17)의 출력파형 및 게이트회로(15)의 출력파형을 각각 도시한 것이다.Waveforms h and v in FIG. 2 show video signal waveforms appearing at the output terminal of the video signal separation circuit 6 and the output terminal of the switch 2, respectively, and the waveforms n, q, and p in FIG. The output waveform of the gate circuit 14, the output waveform of the delay circuit 17, and the output waveform of the gate circuit 15 of FIG. 1 are shown, respectively.

상술한 바와 같이 본 고안에 의하면 증폭된 동기신호 레벨과 영상신호 레벨을 비교하여 영상신호 증폭단의 이득을 조절함으로서 동기신호 대 영상신호의 비가 항상 일정하게 되도록 함으로서 TV화면의 이상현상을 미연에 방지할 수 있는 실용상 큰 장점이 있었다.As described above, according to the present invention, by comparing the amplified sync signal level and the video signal level, the gain of the video signal amplifying stage is adjusted so that the ratio of the sync signal to the video signal is always constant, thereby preventing abnormalities of the TV screen. There was a great advantage in practical use.

Claims (1)

영상 복합신호 증폭기(1)의 출력을 동기신호 분리회로(5)에 인가하여 동기신호(g)를 분리하고, 이 신호를 기준전류 레벨과 비교하기 위한 비교기(4)에 인가하여 증폭기(1)로 궤환된 비교기(4)의 출력으로 증폭기의 이득을 조절하게 하는 복합영상 신호의 AGC에 있어서, 증폭기(1) 출력에 영상신호를 분리하는 영상신호 분리회로(6)를 구비하여, 이 영상출력 신호가 게이트(15)를 거쳐 비교기(18) (21)의 입력에 인가되게 하고, 상기 동기신호(g)는, t-4 증폭기(16)과 게이트(14) 지연회로(17)를 거쳐 상기 비교기(18) (21)에 입력시켜서 상기 동기신호와 영상신호를 비교하여 영상신호 증폭단의 이득을 조절할 수 있도록 할 것을 특징으로 하는 VTR 영상회로의 AGC회로.The output of the image composite signal amplifier 1 is applied to the synchronous signal separation circuit 5 to separate the synchronous signal g, and the signal is applied to a comparator 4 for comparing with the reference current level. In the AGC of a composite video signal for adjusting the gain of the amplifier by the output of the comparator 4 fed back to the output, the video signal separation circuit 6 is provided at the output of the amplifier 1 to separate the video signal. A signal is applied to the input of the comparators 18 and 21 via the gate 15, and the synchronization signal g is passed through the t-4 amplifier 16 and the gate 14 delay circuit 17. An AGC circuit of a VTR video circuit, which is input to a comparator (18) to compare the sync signal with the video signal to adjust the gain of the video signal amplifying stage.
KR2019850009523U 1985-07-25 1985-07-25 Agc circuit for vtr video signal KR890004762Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850009523U KR890004762Y1 (en) 1985-07-25 1985-07-25 Agc circuit for vtr video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850009523U KR890004762Y1 (en) 1985-07-25 1985-07-25 Agc circuit for vtr video signal

Publications (2)

Publication Number Publication Date
KR870003087U KR870003087U (en) 1987-03-19
KR890004762Y1 true KR890004762Y1 (en) 1989-07-20

Family

ID=19244227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850009523U KR890004762Y1 (en) 1985-07-25 1985-07-25 Agc circuit for vtr video signal

Country Status (1)

Country Link
KR (1) KR890004762Y1 (en)

Also Published As

Publication number Publication date
KR870003087U (en) 1987-03-19

Similar Documents

Publication Publication Date Title
JPS647550B2 (en)
US4128848A (en) Automatic ghost-suppression system
KR890004762Y1 (en) Agc circuit for vtr video signal
KR950004051Y1 (en) Time difference compensation circuit of brightness and color signal when playing vcr
JPS57142088A (en) Detecting circuit for electric field strength
JPS6111022B2 (en)
SE438406B (en) DEVICE IN A RECEIVER FOR PROCESSING A PREVIOUS VISION SIGNAL
US4734758A (en) Signal processing circuit
CA1096491A (en) Television synchronizing signal separating circuit
JPS6359273A (en) Noise reducing device
US4942469A (en) Picture display apparatus
US3418425A (en) System for reducing low frequency variations in the average value of a signal
JPS5851675A (en) Agc circuit
EP0586097B1 (en) Contrast control circuit
KR930002903Y1 (en) Video image automatic gain control circuit
US4979024A (en) Vertical contour enhancement suppression circuit
EP0221734A2 (en) Dot interference detector
KR940000539Y1 (en) Color signal level correcting apparatus for vcr reproducing
JPH0644220Y2 (en) Luminance / Chromaticity separation circuit
JPS6211392A (en) Keying signal generating circuit
JP2528948B2 (en) Video signal clamp circuit
JP2963915B2 (en) Sync separation circuit
SU1690220A1 (en) Device for correction of brightness signal and color discrimination signal
JPS60146578A (en) Clamping circuit
JPH11261845A (en) Video signal processing circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19981221

Year of fee payment: 11

EXPY Expiration of term