KR890004223B1 - 음극선관 표시장치 - Google Patents

음극선관 표시장치 Download PDF

Info

Publication number
KR890004223B1
KR890004223B1 KR1019850006321A KR850006321A KR890004223B1 KR 890004223 B1 KR890004223 B1 KR 890004223B1 KR 1019850006321 A KR1019850006321 A KR 1019850006321A KR 850006321 A KR850006321 A KR 850006321A KR 890004223 B1 KR890004223 B1 KR 890004223B1
Authority
KR
South Korea
Prior art keywords
horizontal
circuit
output
mode
switching
Prior art date
Application number
KR1019850006321A
Other languages
English (en)
Other versions
KR860002195A (ko
Inventor
아끼오 쯔쯔이
Original Assignee
샤프 가부시끼가이샤
사에끼 아끼라
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=27471737&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR890004223(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from JP1984133023U external-priority patent/JPS6147559U/ja
Priority claimed from JP59223477A external-priority patent/JPS61101174A/ja
Priority claimed from JP59224853A external-priority patent/JPS61100791A/ja
Priority claimed from JP1984200021U external-priority patent/JPS61111256U/ja
Application filed by 샤프 가부시끼가이샤, 사에끼 아끼라 filed Critical 샤프 가부시끼가이샤
Publication of KR860002195A publication Critical patent/KR860002195A/ko
Application granted granted Critical
Publication of KR890004223B1 publication Critical patent/KR890004223B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/66Transforming electric information into light information
    • H04N5/68Circuit details for cathode-ray display tubes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/27Circuits special to multi-standard receivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Details Of Television Scanning (AREA)

Abstract

내용 없음.

Description

음극선관 표시장치
제 1도는 본 발명의 일실시예의 전체 구성을 도시한 개략적 블럭선도.
제 2도는 제 1도에 도시한 라인 모드 검출회로의 구체적인 블럭선도.
제 3도 및 제 4도는 라인 모드 검출회로의 동작을 설명하기 위한 타이밍 선도.
제 5도는 제 1도에 도시한 오동작 방지회로의 구체적인 블럭선도.
제 6도는 오동작 방지회로 동작을 설명하기 위한 타이밍 선도.
제 7도는 오동작 방지회로의 상세한 전기회로도.
제 8도는 수평 발진회로 및 수평 편향회로를 도시한 전기회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 안테나 2 : 고주파, 중간주파 증폭회로
3 : 검파회로 4 : 압력 절환회로
5 : 퍼스널 컴퓨터 6 : 제 1영상 증폭회로
7 : 제 2영상 증폭회로 8 : CRT 제어회로
9 : CRT 10 : 동기분리회로
11 : 수직 편향회로 12 : AFC
13 : 수평 발진회로 14 : 수평 편향회로
17 : 라인 모드 검출회로 18 : 절환회로
19 : 오동작 방지회로 20 : 수평 구동회로
21 : 수평 발진 주파수 절환회로 22 : 수평 귀선기간 절환회로
23 : 보호 회로 24 : 다이리스터
25 : 다이리스터 구동회로 179 : 카운터
180 : AND 회로 181 : 검파회로
182 : 적분회로 191 : 잡음레벨 검출회로
192 : 잡음 증폭회로 193 : 다이오드 검파회로
194 : 오동작 방지신호 출력회로
본 발명은 음극선과(이하, CRT라 함) 표시장치에 관한 것으로서, 특히 본 발명은 1필드에 있어서의 주사선 수가 262.5라인이고 수평 편향 주파수가 15.754MHz인 표준 모드와, 주사선수가 표준 모드의 2배이고, 수평 편향 주파수가 약 25KHz인 고해상도 모드와의 2개의 모드에 대해서도 사용가능하고, 퍼스널 컴퓨터나 오락기등의 표시장치로서도 이용할 수 있도록한 CRT 표시장치에 관한 것이다.
최근, 퍼스널 컴퓨터등의 전자계산기에 있어서는, 표시화상을 선명화하기 위해, 그래픽 기능의 고성능화가 진행되고 있다. 즉, 퍼스널 컴퓨터로부터는, 320×200도트 및 640×200도트 또는 640×400도트의 해상도를 갖는 영상출력이 나온다. 이와 같은 그래픽 표시에 대응하는 CRT 표시장치로서, 320×200도트 및 640×200도트인 것에 있어서는, 그 주사선수가 일반적으로 시판되고 있는 TV 수상기의 주사선수 230라인 이하이기 때문에, CRT 표시장치로서 가정용 TV 수상기와 겸용할 수 있다.
반면, 640×400도트로서 고해상도의 표시를 행하는 CRT 표시장치에 있어서는, 그 주사선수가 많기 때문에, 원칙적으로는 수직 편향 주파수를 낮출 필요가 있다. 그러나, 실제로는, 수직편향 주파수가 브라운관의 플릭커(flicker)를 방지하기 위해 지나치게 저하될수는 없고, 예를들면 200라인의 60Hz에 대하여, 50 내지 55Hz정도로 밖에 낮출 수 없다. 이 때문에, 수평 편향 주파수를 높일 필요가 있으며, 200라인의 15.75KHz에 대하여, 24.85KHz까지 상승시킬 필요가 있다. 그러나, 통상의 TV수상기로서는 그 수직, 수평 편향 주파수가 크게 다르기 때문에 고해상도의 CRT 표시장치로서 전용화한 것을 설치할 필요가 있다. 이 때문에, 이와같은 400라인의 수상기는, 특히 가정용에 있어서는 그 수요가 적고, 고가인 것으로 되기 쉽다는 결점이 있었다.
그러므로, 본 발명의 주목적은, 표준 모드와 고해상도 모드와를 자동적으로 검출할 수 있고 검출한 각 모드에 있어서 주사선수를 절환할 수 있는 표시장치를 제공하는 것이다.
본 발명은 간단히 설명하면, 수평 동기 신호를 계수하고 또한 수직 동기 신호에 의해서 리셋트 되는 계수수단의 계수 출력에 따라서, 표준 모드 인지 또는 고해상도 모드 인지를 판별하고, 각 모드에 따라서 수평발진 주파수, 수평진폭 및 수평 귀선기간을 절환하도록 구성한 것이다.
따라서, 본 발명에 따르면, 예를들어 수평 편향 주파수가 약 16KHz(바람직하게는 15.75KHz)와 25KHz(바람직하게는 24.85KHz)와 같이 각 모드에 따라서 주파수가 크게 다른 경우에 있어서도, 각 모드를 자동적으로 판별할 수 있고, 각 모드에 따라서 수평 발진 주파수, 수평진폭 및 수평 귀선기간을 절환하여 출력할 수 있다.
본 발명의 바람직한 실시예로서는, 판별수단이 고해상도 모드로의 이행을 판별한 것에 따라서, 수평 편향수단에 포함되는 수평 발진 수단의 시정수를 절환한다. 또한, 수평 발진수단의 발진 출력을 받는 수평 구동수단에 의해서 구동되는 수평 편향 트랜지스터의 출력측에 접속되어 있는, 귀선기간을 규정하기 위한, 시정수 회로를 고해상도 모드에 따라 절환한다. 그렇게 함으로써, 귀선기간을 단축시킬 수 있다. 더우기, S자 보정용 콘덴서를 통하여 수평 편향 트랜지스터의 콜렉터에 접속되는 수평 편향코일의 일단을 스텝 다운(step-down) 변압기에 접속하여, 고해상도 모드에 따른 수평 진폭을 발생시킨다.
이하, 첨부된 도면을 참조하여 본 발명을 더욱 상세히 설명하기로 한다.
제 1도는 본 발명의 일 실시예가 적용된 TV 수상기의 전체를 도시한 개략적 블럭 선도이다. 우선, 제 1도를 참조하여, TV 수상기의 구성에 대해서 설명한다. 안테나(1)는 방송전파를 수신하여, TV 신호를 고주파 중간주파 증폭회로(2)에 제공한다. 고주파 중간주파 증폭회로(2)에 입력된 TV 신호를 검파회로(3)에 공급되어 검파된다. 검파회로(3)의 출력은 입력절환회로(4)에 공급된다. 이 입력 절환회로(4)는 퍼스널 컴퓨터(5)등의 외부 기구로부터 입력되는 TV 신호와 안테나(1)를 통하여 입력된 방송전파에 따른 TV 신호를 절환하는 것이다. 또한, 퍼스널 컴퓨터(5)로부터 출력되는 퍼스널 컴퓨터 신호로서는, 다음의 제 1표에 나타낸 바와 같이, 방송전파에 의한 TV신호 A에 대하여, B또는 C로 나타낸 라인 모드를 갖는 퍼스널 컴퓨터 신호가 있다.
Figure kpo00001
전술한 입력 절환회로(4)에 의해서 선택된 TV 신호는 후속의 제 1영상 증폭회로(6)에 공급된다. 이 제 1영상 증폭회로(6)는 TV 신호를 증폭하고, 그 영상신호를 제 2영상 증폭회로(7)와 동기 신호 분리 회로(10)에 공급한다. 제 2영상 증폭회로(7)는 영상신호를 증폭하여, CRT 제어회로(8)에 공급한다.
CRT 제어회로(8)는 제 2영상 증폭회로(7)로부터의 출력된 영상신호를 직렬에서 병렬로 변환하여 CRT(9)의 R,G,B의 각 음극을 구동한다. 이 CRT 제어회로(8)는 전술한 퍼스널 컴퓨터(5)등으로부터 입력되는 R,G,B 각 신호에 의해서 CRT(9)의 각 음극을 구동하는 것도 가능하도록 구성된다.
동기 분리회로(10)는 영상신호부터 수직 동기 신호 FV및 수평 동기신호 FH를 분리하여 추출하는 것이다. 수직 동기 신호 FV 는 수직 편향회로(11)에 공급된다. 이 수직 편향회로(11)는 CRT(9)의 수직 편향코일을 구동하는 것아다. 한편, 수평 동기신호 FH는 AFC(12)를 통하여 수평 발진회로(13)에 공급된다. 이 수평 발진회로(13)는, 수평 동기신호 FH에 동기하여, 각 라인 모드의 종류에 따라서 다른 발진 주파수의 수평 편향 제어신호를 출력하는 것이다. 이 수평 발진회로(13)로부터 출력된 수평 편향 제어신호는 수평 편향회로(14)에 공급된다. 수평 편향회로(14)는 수평 편향 제어신호에 따라서, CRT(9)의 수평 편향코일을 구동한다.
더우기, TV 수상기에는, 본 발명의 특징이 되는 라인 모드 검출회로(17)와 절환회로(18)와 오동작 방지회로(19)가 설치되어 있다. 라인 모드 검출회로(17)에는, 수평 동기 신호 FH와 수직 동기 신호 FV가 공급된다. 그리고, 라인 모드 검출회로(17)는 각 모드를 검출한다. 절환회로(18)는 각 모드에 따라서 수평 발진회로(13)의 수평 발진 주파수를 절환함과 동시에, 수평 편향회로(14)에 의한 수평 귀선기간 및 수평진폭을 각모드에 따라서 절환한다. 오동작 방지회로(19)는, 영상신호에 잡음이 포함되어 있어서 절환회로(18)가 절환동작을 잘못 수행하게 되는 것을 방지하는 것이다.
제 2도는 제 1도에 도시한 라인 모드 검출회로의 구체적인 블럭선도이며, 제 3도 및 제 4도는 라인모드 검출회로의 동작을 설명하기 위한 타이밍 선도이다.
라인 모드 검출회로(17)는, 제 2도에 도시한 바와같이, 카운터(179)와, AND회로(180)와 , 검파회로(181)및 적분회로(182)로 구성된다. 카운터(179)는 전술한 동기분리회로(10)로부터 출력되는 수평 동기 신호 FH의 펄스수를 계수하고, 그 수직 동기 신호 FV 로 셋트되는 것으로서, 9단의 2진 카운터(170) 내지 (178)로 구성된다. AND 회로(180)에는, 그 3개의 입력단에, 카운터(179)에 포함되어 있는 제 6단의 카운터(175)의 계수 출력 25, 제 8단의 카운터(177)의 계수 출력 27및 제 9단의 카운터(178)의 계수 출력 28이 개별적으로 접속된다.
AND 회로(180)의 출력단에는, 검파회로(181)를 통하여 적분회로(182)가 접속된다. 이 적분회로(182)는 충전시간이 짧고 방전시간이 긴 특성을 갖는 것으로서, 그 충전시간은 AND 회로(180)의 출력시간, 즉 수직 동기 신호 FV의 펄스시간과 같고, 그 방전시정수 T는 AND회로(3)의 출력의 저하에 의한 오동작을 없도록 하기 위해, 수직 동기 신호 FV의 1/2주기인 TV/2 이상으로 설정된다. 이 적분회로(182)의 출력은 전술한 절환회로(18)에 입력된다.
절환회로(18)는 그 입력이 소정의 임계레벨 이상인 때에는 출력이 저 레벨로 되고, 입력이 임계레벨 이하인 때에는 출력이 고레벨로 되도록 한 반도체회로, 예를들면 공급적압의 1/2정도로 임계레벨이 설정된 CMOS논리회로로 구성된다.
다음에, 상술한 바와같이 구성된 라인 모드 검출회로(17)의 동작에 대해서 설명한다. 퍼스널 컴퓨터(5)로 부터, 예를들면 제 1표의 신호 C로 나타낸 바와같이 1프레임당의 라인수가 448라인인 퍼스널 컴퓨터 신호가 입력되면, 카운터(179)에 수평 동기 신호 FH가 입력될 때마다, 계수가 진행된다. 그리고, 최종단, 즉 제 9단의 카운터(178)는 256번째의 수평 동기신호 FH가 입력되어 처음으로 그 출력이 고레벨로 된다. 그리고, 이 카운터(178)는 440번째의 수평 동기신호 FH와 동시에 입력되는 수직 동기 신호 FV에 의해 리셋트되어, 그 출력이 저레벨로 되돌아간다. 이 제9단의 카운터(178)의 출력이 고레벨로 되어 있는 동안에, 제8단의 카운터(177)와 제 6단의 카운터(175)의 각각의 출력이 동시에 고레벨로 되는 것은, 416번째의 수평 동기 신호 FH가 입력된 후, 수직 동기 신호 FV가 입력될 때까지의 사이이다.
이와 같이, 제 6단, 제 8단 및 제 9단의 카운터(175),(177)및 (178)의 각각의 출력이 동시에 고레벨로 되는 기간에는, AND 회로(180)의 출력이 고레벨로 되고, 적분회로(182)가 충전된다. 이 기간이 경과하고, 새로이 카운터(179)의 계수 동작이 재개되면, AND회로(180)의 출력은 저레벨로 되어, 다시 제 6단, 제 8단 및 제 9단의 카운터(175),(177) 및 (178)의 출력이 함게 고레벨로 되고, 또한 그에 따라 AND 회로(180)의 출력이 고레벨로 될때까지, 적분회로(182)는 방전을 행한다. 이 적분회로(182)의 방전 시정수는 수직 동기 주기 TV의 1/2 이상으로 설정하고 있기 때문에, 적분회로(182)의 방전이 시작될때부터 그 출력레벨이 공급전압의 1/2로 저하되기 전에 충전이 반복되고, 결과적으로 적분회로(182)의 출력은 절환회로(18)의 임계레벨보다도 높게 유지된 고레벨의 모드신호 VM로서 출력된다.
다음에, 입력 절환회로(4)에 의해서, 전술한 퍼스널 컴퓨터로부터의 TV 신호 대신에 방송 전파에 따른 TV신호가 선택되게 된다. 이 경우 제 9단의 카운터(178)는 255번째의 수평 동기 신호 FH가 입력될 때까지는 저레벨이고, 제 256번째의 수평 동기 신호 FH가 입력된 후, 제258번째의 수평 동기 신호 FH와 동시에 수직 동기 신호 FV가 입력될 때까지
그 출력이 고레벨로 된다. 그러나, 제 8단 및 제 6단의 카우터(177) 및 (175)는 역으로 제256번째의 수평 동기 신호가 입력된 때부터 수직 동기 신호 Fv가 입력될 때까지 저레벨로 절환된다. 따라서, AND 회로(180)의 출력은 없게 되고, 적분회로(188)의 출력은 공급전압으로 회복되지 않고 방전이 계속되므로, 그 출력레벨이 절환회로(18)의 임계레벨 이하로 되는 저레벨의 모드신호 VM로서 출력되게 된다.
적분회로(182)의 모드신호가 고레벨인 경우, 절환회로(18)의 출력은 낮은 값으로 되고, 수평 주파수 및 편향회로 동작에 관계하는 수평 발진회로(13)의 발진 주파수가 제 1표중 퍼스널 컴퓨터 신호 C에 대응하도록 절환된다. 이 절환동작은 제 8도에 관한 설명에서 더욱 상세히 설명한다.
제 5도는 제 1도에 도시한 오동작 방지회로의 구체적인 블럭선도이고, 제 6도는 오동작 방지회로의 동작을 설명하기 위한 타이밍 선도이며, 제 7도는 오동작 방지회로의 상세한 전기회로도이다.
다음에, 제 5도 내지 제 7도를 참조하여, 오동작 방지회로에 대해서 설명한다. 전술한 라인 모드 검출회로(17)는 수평 동기 신호 FH의 펄스 수를 계수하지만, 제 1영상 증폭회로(6)로부터 잡음이 포함된 영상신호가 출력되면, 동기 분리회로(10)로부터 출력되는 수평 동기 신호 FH에, 잡음에 의한 펄스가 혼입하고 있어서, 라인 모드 검출회로(17)가 오동작한다. 즉, 수평 동기 신호 FH에, 잡음에 의한 펄스가 혼입하면, 관측상의 수평 동기 신호의 펄스수가 실제의 수평 동기 신호의 펄스수를 크게 상회하고, 다른 라인 모드에 대응하는 펄스수가 카운터(179)에 의해서 계수되면, AND 회로(180)가 라인 모드의 판별을 잘못 행하게 되는 경우가 생긴다. 예를들면, 제 1표중 퍼스널 컴퓨터 신호 A가 입력 절환회로(10)에서 선택됨에도 불구하고, 마치 제 1표중 퍼스널 컴퓨터 신호 C가 선택되는 것처럼 잘못 판단되고, 절환회로(18)에 의해서 그 TV 신호의 라인 모드에 대응하도록 수평 발진회로(13)나 수평 편항회로(14)가 있다.
이 때문에, 오동작 방지회로(19)는, 제 5도에 도시한 바와 같이, 잡음레벨 검출회로(191)와, 오동작 방지신호 출력회로(194)로서 구성된다. 잡음레벨 검출회로(191)는 잡음 증폭회로(192)와 검파회로(193)를 포함한다. 잡음 증폭회로(192)는, 제 2영상 증폭회로(10)로부터 제 6(a)도에 도시한 바와 같은 잡음 혼입 영상신호를 수신하고, B급 증폭에 가깝게 바이어스로서 주로 동기 신호측을 증폭한다.
검파회로(193)는, 예를들면 제 7도에 도시한 바와 같이, 직류저지용 콘덴서 C를 통하여 잡음 증폭회로(192)의 출력에 접속되는 다이오드 검파회로등에 의해서 구성된다. 그리고 검파회로(193)는, 제 6(b)도에 도시한 바와 같은 잡음증폭기(192)의 출력을 수신하고, 제 6(d)도에 도시한 바와 같은 검파전압을 출력한다. 즉, 검파회로(193)의 출력전압은, 수평 동기 신호의 상승 엣지 및 잡음의 입력에 동기하여 상승하고, 예를들면, 관측상의 수평 동기 신호의 펄스수가 2배로 되도록 하는 잡음레벨이 대응하는 전압을 상회할 때에, 오동작 방지신호 출력회로(194)가 도통하여, 제 6(e)도에 도시한 바와 같은 오동작 방지신호를 출력하도록 구성된다.
이와 같이 오동작 방지회로(19)를 설계함으로써, 영상신호에 포함된 잡음신호가 라인 모드 검출회로(17)의 카운터(179)에 입력되어, 관측상의 수평 동기 신호의 펄스수가 실제의 수평 동기 신호의 펄스수보다도 많게 계수되고, 라인 모드를 잘못 판별하여, 잘못된 모드 신호를 출력한다고 하는 오동작을 확실히 제거할 수 있다.
제 8도는 수평 발진회로 및 수평 편향회로를 도시한 전기 회로도이다. 제 8도에 있어서, 각 모드에 대응하여 수평 발진 주파수를 절환하기 위한 수평 발진 주파수 절환회로(21)가 수평 발진회로(13)와 관련하여 설치되어 있다. 즉, 수평 발진회로(13)에는, 저항 R1과 저항 R2와 콘덴서 C가 접속되고, 이들의 시정수에 의해서 발진 주파수가 결정된다. 즉, 표준 모드시에는, 수평 편향 주파수 f1로서 발진하도록 저항 R1과 콘덴서 C1가 접속되고, 그 시정수가 1/R1·C1로 된다. 고해상도 모드에 있어서는, 트랜지스터 Q1가 도통하고, 수평 편항 주파수 f2로서 발진하도록 저항 R1,R2 및 콘덴서 C1가 접속되고, 시정수는 1/[(R1//R2)·C1]로 된다.
트랜지스터 Q1는, 차단상태로부터 도통상태, 즉 수평 편향 주파수 f1를 발진하는 상태로부터 수평 편향 주파수 f2를 발진시키는 상태로 이행할 때에는 신속히 절환되고, 도통상태로부터 차단 상태로 이행할 떼에는 천천히 절환되도록 제어된다. 즉, 트랜지스터 Q1의 도통시 및 차단시의 시정수를 변환시키기 위해 저항 R3,R4,R5와, 콘덴서 C2 및 다이오드 D1이 접속되어 있다. 또한, 트랜지스터 Q1는 전술한 제 1도에 도시한 절환회로(18)로부터의 절환 제어 신호에 의해서 제어되는 트랜지스터 Q2가 도통함에 따라 도통한다.
수평 발진회로(13)의 발진 출력은 수평 구동회로(20)에 공급된다. 이 수평 구동회로(20)의 출력에는 수평편향 트랜지스터 Q3가 접속된다. 이 수평 편향 트랜지스터 Q3의 콜렉터에는 수평 귀선기간 절환회로(22)가 접속된다. 즉, 수평 편향 트랜지스터 Q3의 콜렉터와 에미터와의 사이에 플라이 휘일(fly wheel) 다이오드 D2가 접속됨과 동시에, 콘덴서 C3및 C4가 직렬로 접속되어 있다. 콘덴서 C3와 C4의 접속점에는 바이어스용 다이오드 D3의 캐소드와 다이리스터(24)의 애노드가 접속되어고, 수평 편향 출력 트랜지스터 Q3의 에미터에는 상기 다이오드 D3의 애노드와 다이리스터(24)의 캐소드가 접속된다. 다이리스터(24)의 게이트는 다이리스터 구동회로(25)에 접속된다.
다이리스터(24)는 다이리스터 구동회로(25)로부터의 게이트 신호에 따라서, 표준 모드시에 도통하여 콘덴서 C4를 단락 상태로 한다. 이 때문에, 수평 귀선기간을 결정하기 위한 콘덴서 용량은, 콘덴서 C3만에 의해서 결정된다. 한편, 고해상도 모드에 있어서는, 다이리스터(24)가 비도통 상태로 되고, 수평 귀선기간을 결정하기 위한 콘덴서 용향은 C3·C4/(C3+C4)로 되어, 상술한 표준 모드 보다도 수평 귀선기간이 짧아진다.
전술한 수평 편향 출력 트랜지스터 Q3의 콜랙터에는, 플라이 백 변압기(26)이 접속됨과 동시에, S자 보정용 콘덴서 C5를 거쳐서 편향코일(28)과 스텝 다운 변압기(27)의 각각의 일단이 접속된다. 스텝 다운 변압기(27)의 타단의 접지되며, 그 중간 탭(29)은 릴레이(30)의 한쪽의 접점에 접속된다. 릴레이(30)의 다른쪽의 접점은 접지되며, 공통접점은 편향코일(28)의 타단에 접속된다, 이 릴레이(30)은 표준 모드시 및 고해상도 모드시에 있어서의 수평진폭을 절환하기 위한 것이다.
릴레이(30)의 코일(31)의 일단은 직류전원(32)에 접속되고, 그 타단은 전술한 트랜지스터 Q2의 콜렉터에 접속된다. 더우기, 릴레이(30)의 공통접점에는 보호 회로(23)가 접속된다. 이 보호 회로(23)는 다이오드 D4 및 D5와 저항 R6 및 R7과 콘덴서 C6 및 C7로 구성된다. 이 보호 회로(23)는, 릴레이(30)의 접점이 절환될 때, 일시적으로 개방상태로 되어서, 이 순간에 수평 편향코일(28)에 고압의 이상펄스가 발생하기 때문에, 이 고압의 이상펄스를 흡수하기 위해 설치된 것이다. 또한, 보호 회로(23)에 포함되는 다이오드 D4와 콘덴서 C6는 정류회로를 구성하고 있어서, 릴레이(30)의 접점이 접점측으로부터 스템 다운 변압기(27)의 중간 탭(29)측으로 절환된 때, 발생한 펄스전압을 정류하여, 직류정압을 다이리스터 구동회로(25)에 제공하는 역할도 겸하고 있다.
다음에, 제 8도를 참조하여, 표준 모드로부터 고해상도 모드로 절환할 때의 수평 발진수파수의 절환, 수평 귀선기간의 절환 및 수평진폭의 절환 동작에 대해서 상세히 설명한다. 먼저, 동작을 설명하기 전에, 표준 모드와 고해상도 모드와의 모드 절환시에 과도적으로 발생하는 수평 출력 트랜지스터 Q3의 콜렉터 전류 및 플라이 백 펄스전압 VCP은 이하에 표시한 제 1식 및 제 2식으로 나타낼 수 있다.
ICP=VCC·T/L ………………………………………………………………………(1)
VCP=VCC{
Figure kpo00002
/2(TH/TR-1)+1}
TR=
Figure kpo00003
LC …………………………………………………………………………(2)
단, VCC는 전원전압, T는 수평 출력 트랜지스터 Q3의 도통기간, L은 공진부의 합성 인덕턴스, TH는 수평주기, TR은 귀선기간, C는 콘덴서 C3와 C4 합성용량을 나타낸다.
이들 제 1식 및 제 2식을 고찰하면, 수평주기 FH가 길어짐에 따라, 플라이 백 펄스전압 VCP및 수평 출력트랜지스터 Q3의 클렉터 전류 ICP가 증가함을 알게 된다. 또한, 합성용량 C이 감소하면, 귀선기가 TR이 짧아지고, 플라이백 펄스전압 VCP이 증가함을 알 수 있다. 이 때문에, 본 발명에서는, 모드 절환에 의한 과도 현상 에너지를 감소시키기 위해, 이하의 순서에 따라 모드 절환을 행한다.
(1)표준 모드로부터 고해상도 모드로의 절환 수평 발진수파수→수평진폭→공진용량
(2)고해상도 모드로부터 표준 모드로의 절환 수평진폭→공진용량→수평 발진 주파수
이상의 절환순서에 따르면, 수평 출력 트랜지스터 Q3에 걸친 서어지 전압 및 스트레스가 감소하게 된다. 이 때문에, 본 발명의 일실시예에서는, 제 8도에 도시한 바와 같이 수평 발진회로 및 수평 출력회로를 구성함으로써, 이 절환순서를 달성하고 있다.
즉, 표준 모드시에 있어서는, 수평 발진회로(13)는, 저항 R1과 콘덴서 C1의 시정수로서 정해지는 주파수 f1로 발진하고 있다. 그리고, 표준 모드로부터 고해상도 모드로 이향하면, 트랜지스터 Q2가 도통하고, 그에 따라 트랜지스터 Q1가 도통하며, 저항 R2가 저항 R1에 병렬 접속된 것으로 된다. 이에 따라, 수평 발진회로(13)는 고해상도 모드에 대응한 주파수 f2로서 발진한다.
한편, 릴레이(30)의 접점은 스텝 다운 변압기(27)의 중간 탭(29)측으로 절환되어 있다. 이 때문에, 표준 모드에 있어서, 편향코일(28)은 스텝 다운 변압기(27)에 의해서 스탭 다운된 수평진폭으로 규정된다. 릴레이(30)의 접점이 스텝 다운 변압기(27)의 중간 탭(29)측으로 절환됨에 따라, 그 공통접점에는 펄스가 출력된다. 이 펄스는 다이오드 D4와 콘덴서 C6에 의해서 정류 및 평활되고, 다이리스터 구동회로(25)에 으해서 소정의 게이트 전압이 발생된다. 다이리스터(24)는 이 게이트 전압에 따라서 도통하고, 콘덴서 C4를 단락상태로 한다. 이때문에, 수평 출력 트랜지스터 Q3의 콜렉터와 에미터 사이에는 콘덴서 C3의 공진용량만이 접속된다. 그리하여, 표준 모드에 대응한 수평 귀선기간으로 규정된다.
다음에, 고해상도 모드가 판별되면, 트랜지스터 Q2가 도통한다. 이에 따라, 트랜지스터 Q1도 도통하고, 수평 발진회로(13)에는 저항 R1 및 R2이 병렬접속된다. 수평 발진회로(13)는 저항 R1 및 R2와 콘덴서 C1에 의해서 정해지는 시정수로서 고해상도 모드에 대응하는 주파수 f2로서 발진한다.
한편, 트랜지스터 Q2가 도통함으로써, 릴레이(30)의 코일(31)에 전류가 흐르고, 릴레이(30)의 접점이 중간탭(29)측으로부터 접지측으로 절환된다. 그 결과, 편향코일(28)은 스텝 다운 변압기(27)에 의해서 스텝 다운되지 않게 되고, 수평진폭이 고해상도 모드에 대응한 것으로 된다. 더우기, 릴레이(30)의 접점이 절환됨으로써, 그 공통접점에 펄스가 출력되지 않게 되므로, 다이리스터(24)는 비도통 상태로 된다. 그리고, 수평 출력트랜지스터 Q3의 콜렉터와 에미터 사이에는 콘덴서 C3 및 C4의 공진용량이 접속된 것으로 되고, 고해상도 모드에 대응한 수평 귀선기간으로 된다.
다음에, 라인 모드 검출회로(17)에 의해서 고해상도 모드로부터 표준 모드로의 이행이 검출되면, 트랜지스터 Q2가 비도통상태로 된다. 그러나, 트랜지스터 Q1는, 도통상태로부터 차단상태로 이행항 때에는 천천히 절환되도록 시정수 회로가 설치되어 있기 때문에, 트랜지스터 Q2가 비도통 상태로 되더라도 바로 비도통 상태로 되지 않는다. 그러나, 트랜지스터 Q2가 비도통 상태로 됨에 따라, 릴레이(30)의 코일(31)에는 전류가 흐르지 않게 되고, 릴레이(30)의 접점은 스텝 다운 변압기(27)의 중간 탭(29)측으로 절환된다. 그에 따라, 수평진폭은 표준 모드에 대응한 진폭으로 된다.
더우기, 릴레이(30)의 접점이 중간 탭(29)측으로 절환됨에 따라서, 그 공통접점에 펄스가 발생하고, 그 펄스가 다이오드 D4와 콘덴서 C6에 의해서 정류 및 평활되며, 그 직류전압에 대응한 게이트 전압에 의해서 다이리스터(24)가 도통한다. 그 결과, 콘덴서 C4가 단락되고, 공진용량은 콘덴서 C3만으로 되어서, 표준 모드에 대응한 수평 귀선기간으로 절환된다. 이 일련의 동작이 종료한 후, 수평 발진회로(13)의 발진 주파수를 절환하기 위한 트랜지스터 Q1가 차단되고, 저항 R2이 분리되며, 수평 발진회로(13)는 저항 R1과 콘덴서 C1에 의해서 정해지는 시정수로서 표준 모드에 대응한 주파수 f1로 발진하게 된다.
상술한 바와 같이, 표준 모드로부터 고해상도 모드로 이행할 때에는, 수평 발진 주파수, 수평진폭, 공진용량의 순으로 절환하고, 고해상도 모드로부터 표준 모드로 이행할 때에는, 수평진폭, 공진용량, 수평 발진 주파수의 순으로 절환하도록 함으로써, 수평 출력 트랜지스터 Q3등의 회로소자에 인가되는 서어지 전압 및 스트레스를 감소시킬 수 있고, 전원 스위치를 오프시키지 않고도 안정한 상태로서 모드를 절환할 수 있다.

Claims (9)

  1. 표준 모드와 고해상도 모드를 절활할 수 있는 CRT 표시장치에 있어서, 복합 영상신호로부터 수평동기 신호와 수직 동기 신호를 분리하는 동기 신호 분리수단(10)과, 상기 수평 동기 신호를 계수하고 또한 상기 수직 동기 신호에 의해서 리셋트되는 계수 수단(179)과, 상기 계수 수단의 계수 출력을 수신하여, 상기 표준 모드인가 또는 고해상도 모드인가를 판별하는 판별수단(180) 및, 상기 판별수단의 판별출력에 따라서, 각 모드에 대응하는 수평 발진 주파수, 수평진폭 및 수평 귀선기간의 3요소를 절환하여 출력하는 수평 출력수단(13,14)을 포함하는 것을 특징으로 하는 CRT 표시장치.
  2. 제 1항에 있어서, 상기 수평 출력수단은, 상기 모드 판별수단에 의해서 표준 모드로부터 고해상도 모드로의 이행이 판별됨에 따라서, 상기 3요소중 최초로 상기 수평 발진 주파수를 고해상도 모드의 주파수로 절환하고, 상기 판별수단에 의해서 고해상도 모드로부터 표준 모드로의 이행이 판별됨에 따라서, 상기 3요소중 상기 수평 발진 주파수를 최후로 절환하는 수단(21,22,23)을 포함하는 것을 특징으로 하는 CRT표시장치.
  3. 제 2항에 있어서, 상기 수평 출력은, 수평 발진신호를 출력하는 수평 발진수단(13)과, 상기 판별수단이 고해상도 모드로의 이행을 판별함에 따라서, 상기 수평 발진 수단의 발진수파수를 변화시키는 수단(21)을 포함하는 것을 특징으로 하는 CRT 표시장치.
  4. 제 3항에 있어서, 상기 수평 발진수단은 시정수회로(R1,R2,C1)를 포함하고, 상기 주파수를 변화시키는 수단은, 상기 판별수단이 고해상도 모드로의 이행을 판별함에 따라서 도통하고, 상기 시정수회로의 시정수를 절환하는 스위칭수단(Q1)을 포함하는 것을 특징으로 하는 CRT 표시장치.
  5. 제 3항에 있어서, 상기 수평 출력수단은, 상기 수평 발진수단의 발진출력을 수신하는 수평구동수단(20)과, 상기 수평구동수단에 의해서 구동되는 수평 편향 트랜지스터(Q3)와, 상기 수평 편향 트랜지스터의 출력 측에 접속되고, 상기 수평 귀선기간을 규정하는 시정수회로(C3,C4)와, 상기 판별수단이 고해상도 모드로의 이행을 판별함에 따라서, 상기 시정수회로의 시정수를 절환하는 수단(24)을 포함하는 것을 특징으로 하는 CRT표시장치.
  6. 제 5항에 있어서, 상기 시정수회로는, 상기 수평 편향 트랜지스터의 콜렉터와 에미터 사이에 직렬접속되는 제 1콘덴서(C3)와 제 2콘덴서(C4)를 포함하고, 상기 절환수단은, 그 캐소드가 상기 제 1및 제 2콘덴서의 접속점에 접속되고, 그 애노드가 상기 수평 편향 트랜지스터에 접속되는 다이오드(D3)와, 그 애소드가 상기 제 1및 제 2콘덴서의 접속점에 접속되고, 그 캐소드가 상기 수평 편향 트랜지스터의 에미터에 접속되는 다이리스터(24)와, 상기 판별수단이 상기 고해상도 모드로의 이행을 판별함에 따라서, 상기 다이리스터의 게이트에 게이트 신호를 제공하는 회로(25)를 포함하는 것을 특징으로 하는 CRT 표시장치.
  7. 제 5항에 있어서, 상기 수평 출력수단은, 상기 수평 편향 트랜지스터의 콜랙터에 접속되는 자 보정용 콘덴서(C5)와, 그 일단이 상기 S자 보정용 콘덴서의 타단에 접속되는 수평 코일(28)과, 그 일단이 상기 자보정용 콘덴서의 타단에 접속되고, 중간 탭(29)을 포함하는 스탭 다운 변압기(27)와 , 상기 판별수단이 상기 고해상도로의 이행을 판별함에 따라서, 상기 수평 편향코일의 타단을 상기 스텝 다운 변압기의 중간 탭에 접속하여 수평 진폭을 절환하는 절환수단(30)을 포함하는 것을 특징으로 하는 CRT 표시장치.
  8. 제 7항에 있어서, 상기 절환수단은, 그 접점(30)이 상기 수평 편향코일의 타단과 상기 스텝 다운 변압 기와의 사이에 접속되고, 상기 판별수단의 판별 출력에 따라서 상기 접점을 폐쇄하는 릴레이(31)와, 또한, 상기 수평 편향코일의 타단에 접속되고, 상기 릴레이의 접점이 개폐할때 생기는 이상 펄스를 흡수하기 위한 보호 회로(23)를 포함하는 것을 특징으로 하는 CRT 표시장치.
  9. 제 1항에 있어서, 영상신호에 포함되는 잡음레벨을 검출하는 잡음레벨 검출회로(191)와, 상기 잡음레벨 검출회로에 의해서 검출된 잡음레벨이 소정값을 초과할때, 상기 수평 편향수단의 각 모드에 따른 절환을 금지하는 수단(194)을 포함하는 것을 특징으로 하는 CRT 표시장치.
KR1019850006321A 1984-08-31 1985-08-30 음극선관 표시장치 KR890004223B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP??133023 1984-08-31
JP1984133023U JPS6147559U (ja) 1984-08-31 1984-08-31 水平偏向回路
JP?133023/84 1984-08-31
JP59223477A JPS61101174A (ja) 1984-10-23 1984-10-23 水平偏向回路
JP??223477 1984-10-23
JP?223477/84 1984-10-23
JP59224853A JPS61100791A (ja) 1984-10-24 1984-10-24 Crt表示装置
JP??224853 1984-10-24
JP?224853/84 1984-10-24
JP?200021/84 1984-12-25
JP1984200021U JPS61111256U (ko) 1984-12-25 1984-12-25
JP??200021 1984-12-25

Publications (2)

Publication Number Publication Date
KR860002195A KR860002195A (ko) 1986-03-26
KR890004223B1 true KR890004223B1 (ko) 1989-10-27

Family

ID=27471737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850006321A KR890004223B1 (ko) 1984-08-31 1985-08-30 음극선관 표시장치

Country Status (9)

Country Link
US (1) US4684987A (ko)
EP (1) EP0173554B1 (ko)
KR (1) KR890004223B1 (ko)
AU (1) AU578194B2 (ko)
BR (1) BR8504215A (ko)
CA (1) CA1244932A (ko)
DE (1) DE3584704D1 (ko)
ES (1) ES8700767A1 (ko)
PH (1) PH23162A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4686698A (en) * 1985-04-08 1987-08-11 Datapoint Corporation Workstation for interfacing with a video conferencing network
AU588372B2 (en) * 1985-09-20 1989-09-14 Aurotech N.L. Precious metal extraction
US4991023A (en) * 1989-05-22 1991-02-05 Hewlett-Packard Company Microprocessor controlled universal video monitor
US5742265A (en) * 1990-12-17 1998-04-21 Photonics Systems Corporation AC plasma gas discharge gray scale graphic, including color and video display drive system
US5154171A (en) 1991-06-15 1992-10-13 Raul Chirife Rate adaptive pacemaker controlled by ejection fraction
JPH0594146A (ja) * 1991-10-02 1993-04-16 Mitsubishi Electric Corp 輝度制御回路
US5767917A (en) * 1996-04-30 1998-06-16 U.S. Philips Corporation Method and apparatus for multi-standard digital television synchronization
KR100223644B1 (ko) * 1997-01-14 1999-10-15 윤종용 개인용 컴퓨터 모니터 겸용 멀티시스템 텔레비젼 수상기
US6037994A (en) * 1997-05-09 2000-03-14 Lg Electronics, Inc. Sync signal processing device for combined video appliance
US6894706B1 (en) * 1998-09-18 2005-05-17 Hewlett-Packard Development Company, L.P. Automatic resolution detection
JP2009253539A (ja) * 2008-04-03 2009-10-29 Panasonic Corp 垂直同期制御装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1017443A (en) * 1973-11-26 1977-09-13 Takayuki Sagishima Vtr signal discriminating apparatus in a television receiver
NL7714397A (nl) * 1977-12-27 1979-06-29 Philips Nv Omschakelbare synchroniseer-signaalgenerator geschikt voor meerdere televisiestandaarden.
US4316219A (en) * 1980-07-17 1982-02-16 Rca Corporation Synchronizing circuit adaptable for various TV standards
US4414571A (en) * 1980-10-09 1983-11-08 Matsushita Electric Industrial Co., Ltd. Television receiver
US4349839A (en) * 1980-12-29 1982-09-14 Motorola, Inc. Vertical sync counter having multi modes of operation for different TV systems standards
JPS58153476A (ja) * 1982-03-05 1983-09-12 Matsushita Electric Ind Co Ltd テレビジヨン装置
JPS59148468A (ja) * 1983-02-15 1984-08-25 Nippon Telegr & Teleph Corp <Ntt> 映像再生装置
US4616260A (en) * 1983-02-28 1986-10-07 Data General Corporation Terminal having user selectable faster scanning
DE3331007C1 (de) * 1983-08-27 1984-08-23 Loewe Opta Gmbh, 8640 Kronach Fernsehempfangsgerät in Verbindung mit einem Textdecoder, wie Bildschirmtext- oder Videotext-Decoder
GB2148652B (en) * 1983-09-15 1987-09-09 Sinclair Res Ltd Television receivers
JPS60251777A (ja) * 1984-05-29 1985-12-12 Sony Corp 垂直偏向信号の振幅検出回路
US4727362A (en) * 1984-07-16 1988-02-23 International Business Machines Corporation Digital display system

Also Published As

Publication number Publication date
AU578194B2 (en) 1988-10-13
US4684987A (en) 1987-08-04
EP0173554A3 (en) 1988-01-07
ES8700767A1 (es) 1986-10-16
ES546620A0 (es) 1986-10-16
EP0173554B1 (en) 1991-11-21
AU4516985A (en) 1986-03-06
KR860002195A (ko) 1986-03-26
EP0173554A2 (en) 1986-03-05
CA1244932A (en) 1988-11-15
DE3584704D1 (de) 1992-01-02
BR8504215A (pt) 1986-07-01
PH23162A (en) 1989-05-19

Similar Documents

Publication Publication Date Title
KR890004223B1 (ko) 음극선관 표시장치
US4042858A (en) Television receiver protection circuit
JPH0631923B2 (ja) 映像信号表示システム用偏向回路
KR880002425B1 (ko) 텔레비젼 수상기의 서브 시스템
US4090111A (en) Malfunction detecting apparatus for use in a CRT deflection circuit
KR100240806B1 (ko) 텔레비젼 수신기에 대한 동기 및 위상 검출기 디세이블 회로
US4396948A (en) Dual mode horizontal deflection circuit
US4047078A (en) Pulse differentiating high voltage shutdown circuit
US4435731A (en) Television receiver disabling circuit
US4042859A (en) Horizontal deflection circuit of a television receiver with means to eliminate generation of dangerous high potential under faulty condition
KR920007153B1 (ko) 비데오 표시장치용 주파수 제어회로
US3801856A (en) Instant-on circuit for a television receiver
KR920002834B1 (ko) 동기 표시장치
US4238714A (en) Horizontal deflection output circuit
US3436591A (en) Electron beam deflection and low voltage supply circuit
US3045062A (en) Automatic frequency control
US2799799A (en) Cathode ray deflection systems
US5796217A (en) Picture display apparatus with a soft-start device
US6320332B1 (en) Raster distortion correction circuit
KR810001334B1 (ko) 수평출력 회로의 이상 검출회로
US4151558A (en) Power supply discharge circuit for TV receiver
US3452153A (en) Pulse circuit for horizontal output circuit in television receiver
EP0242907A1 (en) Coincidence circuit in a line synchronizing circuit arrangement
US3866062A (en) Circuit arrangement for synchronising of the line deflection in a television receiver with a sawtooth signal having constant mean value and slope
EP0390183B1 (en) Synchronizing signal separating circuit

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041025

Year of fee payment: 16

EXPY Expiration of term