Claims (9)
채널의 영역을 통해 수상기(300,400)을 자동으로 동조하며 활성채널에 관련된 데이터를 메모리수단(340)에 기억시키는 자동프로그래밍 기능을 수행하는 시스템에 있어서, 상기 수상기로의 전력이 중단된 이후에 사용자에 의해 상기 수상기의 제 1활성화에 응답하여 상기 자동 프로그래밍 기능을 자동으로 개시하는 수단(Q1,D1:D2:D3:D4:IC1,R4,C2,Q2)를 구비하며 상기 메모리수단의 상기 자동 프로그래밍은 상기 수상기로의 전력의 중단의 다음 발생후까지 방지되는 것을 특징으로 하는 시스템.A system for automatically tuning the receivers 300 and 400 through a channel region and performing an automatic programming function to store data related to an active channel in the memory means 340. Means for automatically initiating the automatic programming function in response to the first activation of the receiver (Q1, D1: D2: D3: D4: IC1, R4, C2, Q2) and the automatic programming of the memory means The system is prevented until after the next occurrence of the interruption of power to the water receiver.
제 1항에 있어서, 상기 수상기가 사용자에 의해 켜질때 활성화되는 동작 전력원(Vop), 상기 수상기가 전력의 주 전력원에 결합될때 활성화되는 예비 전력원(Vsb)자동 프로그래밍 제어입력(W5,W6)을 가지며 채널의 상기 영역을 자동으로 주사하고 상기 활성 채널 데이터로서 상기 메모리 수단을 프로그래밍하기 위해 상기 자동 프로그래밍 제어입력에 인가된 자동 프로그래밍 제어신호에 응답하는 동조수단(300)을 또한 구비하는 시스템에 있어서, 자동 프로그래밍 제어수단은 상기 수상기(300,400)가 사용자에 의해 켜질때 상기 자동 프로그래밍 제어신호를 자동으로 발생시키기 위해, 예비 전력의 최초의 인가에 응답하는 것을 특징으로 하는 시스템.2. The operational power source (Vop) of claim 1, wherein the operational power source (Vop) is activated when the receiver is turned on by a user, and the reserve power source (Vsb) is activated when the receiver is coupled to a main power source of power (W5, W6). And tuning means (300) responsive to an automatic programming control signal applied to said automatic programming control input for automatically scanning said region of the channel and programming said memory means as said active channel data. Wherein said automatic programming control means responds to an initial application of reserve power to automatically generate said automatic programming control signal when said receiver (300,400) is turned on by a user.
제 2항에 있어서, 상기 자동 프로그램 제어수단은, 상기 예비 전력원에 결합되어 예비 전력의 인가를 검출함에 의해 검출신호를 발생하는 검출수단(D1,D2,D3,D4,Q1)과, 상기 검출수단에 결합된 제 1입력(R), 동작 전력원에 결합된 제 2입력(S) 및 상기 동조수단의 상기 자동 프로그래밍 제어입력(W5,W6)에 결합된 출력을 포함하는 기억수단(IC1)을 구비하며, 상기 기억수단(IC1)은 상기 검출신호에 응답하여 예비 전력의 인가 검출을 나타내는 신호를 상기 출력에서 발생시키고 기억하며, 또한 상기 동작전력이 상기 제 2입력으로 인가되는 것에 응답하여 상기 자동 프로그래밍 제어신호를 발생하도록 응답하여 상기 출력에서 상기 기억된 검출신호를 수정하며, 상기 동조수단(300,320,340)은 상기 자동 프로그래밍 제어신호에 응답하여 상기 자동제어기능을 수행하는 것을 특징으로 하는 시스템.3. The apparatus according to claim 2, wherein said automatic program control means comprises: detection means (D1, D2, D3, D4, Q1) coupled to said reserve power source to generate a detection signal by detecting the application of reserve power; A first input R coupled to the means, a second input S coupled to an operating power source and an output coupled to the automatic programming control inputs W5 and W6 of the tuning means. And a storage means (IC1) including a; and means for generating and storing a signal at the output indicating a detection of application of spare power in response to the detection signal, and wherein the operating power is the second power. Modifying the stored detection signal at the output in response to generating the automatic programming control signal in response to being applied as an input, and the tuning means 300,320,340 perform the automatic control function in response to the automatic programming control signal. System characterized in that.
제 3항에 있어서, 상기 기억수단(IC1)은 플립플롭 회로를 구비하는 것을 특징으로 하는 시스템.4. The system according to claim 3, wherein said storage means (IC1) comprises a flip-flop circuit.
제 4항에 있어서, 상기 검출수단은 예비 전력(Vsb)원에 결합된 제 1단을 갖는 제 1저항(R1), 상기 제 1저항의 제 2단과 기준 전위원 사이에 결합된 제 1캐패시터(C1) 및 상기 제 1저항과 상기 제 1캐패시터의 접합점에 결합된 베이스전극, 예비 전력원에 결합된 에미터 전극 및 상기 기억수단의 상기 제 1입력에 결합된 콜렉터전극을 가지는 제 1트랜지스터 (Q1)를 구비하는 것을 특징으로 하는 시스템.The method of claim 4, wherein the detecting means comprises: a first resistor (R1) having a first stage coupled to a reserve power source (Vsb), a first capacitor coupled between a second stage of the first resistor and a reference electrode; C1) and a first transistor (Q1) having a base electrode coupled to the junction of the first resistor and the first capacitor, an emitter electrode coupled to a reserve power source, and a collector electrode coupled to the first input of the storage means. System).
제 5항에 있어서, 상기 자동 프로그래밍 제어수단은 동작 전력원(Vop)과 상기 기억수단(IC1)간에 결합되어 소정의 시간 기간동안에 상기 자동 프로그래밍 제어신호의 발생을 지연시키는 지연수단(R6,C3)을 또한 구비하는 것을 특징으로 하는 시스템.A delay means (R6, C3) according to claim 5, wherein said automatic programming control means is coupled between an operating power source (Vop) and said storage means (IC1) to delay the generation of said automatic programming control signal for a predetermined time period. Also provided with a system.
제 6항에 있어서, 상기 지연수단은 제 2저항(R6) 및 제 2캐패시터(C3)를 구비하는 것을 특징으로 하는 시스템.7. A system according to claim 6, wherein the delay means comprises a second resistor (R6) and a second capacitor (C3).
제 7항에 있어서, 상기 자동 프로그래밍 제어입력은 상기 제 1 및 제 2단자를 구비하며, 상기 자동프로그래밍 제어수단은 상기 기억수단(IC2)에 결합된 베이스 전극, 상기 제 1 및 제 2단자 각각에 결합된 에미터 및 콜렉터 전극을 갖는 제 2트랜지스터(Q2)를 또한 구비하여 상기 제 1 및 제 2단자를 횡단하여 저임피던스 경로를 형성함으로써 상기 자동 프로그래밍 제어신호를 수신하여 상기 동조수단(300,320,340)에 상기 적절한 프로그래밍 제어신호를 인가하는 것을 특징으로 하는 시스템.8. The automatic programming control input according to claim 7, wherein said automatic programming control input includes said first and second terminals, and said automatic programming control means comprises: a base electrode coupled to said storage means (IC2), each of said first and second terminals. A second transistor Q2 having a combined emitter and collector electrode is also provided to form a low impedance path across the first and second terminals to receive the automatic programming control signal to provide the tuning means 300,320,340 to the tuning means 300,320,340. Applying a suitable programming control signal.
제 8항에 있어서, 상기 검출기 및 상기 기억수단은 접합점(J1)에서 함께 접속되고, 상기 예비 전력원과, 상기 검출기 및 상기 기억수단의 접합점 사이에 결합되어 상기 검출수단 및 상기 기억수단에 예비 전력을 인가하는 다이오스(D1:D2:D3:D4)를 구비하는 것을 특징으로 하는 시스템.9. The detector according to claim 8, wherein the detector and the storage means are connected together at the junction J1, and are coupled between the reserve power source and the junction of the detector and the storage means to reserve power to the detection means and the storage means. And a dios (D1: D2: D3: D4) for applying the solution.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.