KR890002555Y1 - 파우어 트랜지스터 구동 회로 - Google Patents

파우어 트랜지스터 구동 회로 Download PDF

Info

Publication number
KR890002555Y1
KR890002555Y1 KR2019860010207U KR860010207U KR890002555Y1 KR 890002555 Y1 KR890002555 Y1 KR 890002555Y1 KR 2019860010207 U KR2019860010207 U KR 2019860010207U KR 860010207 U KR860010207 U KR 860010207U KR 890002555 Y1 KR890002555 Y1 KR 890002555Y1
Authority
KR
South Korea
Prior art keywords
transistor
power
resistor
terminal
voltage
Prior art date
Application number
KR2019860010207U
Other languages
English (en)
Other versions
KR880003475U (ko
Inventor
유현수
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR2019860010207U priority Critical patent/KR890002555Y1/ko
Publication of KR880003475U publication Critical patent/KR880003475U/ko
Application granted granted Critical
Publication of KR890002555Y1 publication Critical patent/KR890002555Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

파우어 트랜지스터 구동 회로
제1도는 종래의 파우어 트랜지스터 구동회로.
제2도는 본 고안에 따른 파우어 트랜지스터 구동회로.
제3도는 제1도와 제2도의 각부 파형도.
* 도면의 주요부분에 대한 부호의 설명
1, 2 : 입력단 10 : 전압조절 회로부
QL-QL' : 파우어 트랜지스터 Q1-Q7: 트랜지스터
R1-R11: 저항 C1-C2: 콘덴서
RL, RL' : 부하저항 D1, D2: 다이오우드
ZD1: 제너다이오우드 가-사 : 접속점
VDC: 전압
본 고안은 파우어 트랜지스터(Power Transistor) 구동회로에 관한 것으로 특히 파우어 트랜지스터의 턴오프(Turn off)시 파우어 트랜지스터의 손실을 줄여 파우어 트랜지스터를 보호하고, 또한 전력손실을 방지하여 트랜스포오머의 크기를 줄이는데 적당하도록한 파우어 트랜지스터 구동회로에 관한 것이다.
종래에는 파우어 트랜지스터의 온/오프에 관계없이 파우어 트랜지스터의 턴 오프 손실을 줄이기 위해 파우어 트랜지스터의 에미터 측에는 항상 전압(VZ)을 인가해 주어야 하므로 전력 손실이 많아 그만큼의 트랜스포오머의 크기가 커지는 결함이 발생하였다.
따라서 본 고안은 파우어 트랜지스터의 턴 오프시 전압조절 회로부를 이용하여 파우어 트랜지스터의 잔류전류에 의해 발생되는 오동작을 방지하여 파우어 트랜지스터의 손실을 줄이고, 파우어 트랜지스터를 보호할 뿐만 아니라, 회로에서 소모되는 전력을 방지하여 트랜스포오머의 크기를 줄일 수 있도록 하는데 그 목적이 있다.
종래의 회로 구성을 제1도에 도시한 것으로 설명하면 다음과 같다.
파우어 트랜지스터(QL)의 에미터단과 콜렉터단의 사이에 다이오우드((D1)를 연결시키고, 또한 상기한 에미터단에 부하저항(RL)과 전압(VDC)을 직렬로 연결시켜 파우어 트랜지스터(QL)의 콜렉터단에 접속시키고, 파우어 트랜지스터(QL)의 에미터단은 저항(R2)을 통해 공급전원(VCC)단에 연결되며, 또한 그 에미터단에 콘덴서(C1)와 제너다이오우드(ZD1)를 병렬로 연결시켜 트랜지스터(Q1)의 에미터단에 접속시키고, 파우어 트랜지스터(QL)의 베이스단은 저항(R3)을 통해 공급전원(VCC)단에 연결되고, 또한 트랜지스터(Q1)의 베이스단은 저항(R1)을 통해 공급전원(Vcc)단에 접속되며 트랜지스터(Q2)의 코렉터단에 접속되고, 트랜지스터(Q2)의 에미터단은 접지접속됨과 동시에 트랜지스터(Q1)의 에미터단에 접속되고, 트랜지스터(Q2)의 베이스단은 입력단(1)에 연결되는 구성이다.
상기한 회로구성의 동작설명을 제1도와 제3도에 도시한 것으로 설명하면 다음과 같다.
입력단(1)을 통해 제3도의 (a)파형이 트랜지스터(Q2)의 베이스단에 인가되면 상기한 (a)의 파형이 "하이" 상태 일때 트랜지스터(Q2)는 "온"되고 트랜지스터(Q2)의 콜렉터단은 "로우" 상태가 되어 트랜지스터(Q1)를 "오프"시키고, 트랜지스터(Q1)의 콜렉터단은 "하이" 상태가 되어 파우어 트랜지스터(QL)를 구동시키게 되어 부하저항(RL) 전압(VDC)이 걸리게 된다.
또한 입력단(1)에 인가되는 파형, 즉 제3도의 (a)파형이 "로우" 상태일 때에는 트랜지스터(Q2)를 오프시키고, 트랜지스터(Q1)를 구동시켜 트랜지스터(Q1)의 콜렉터단은 "로우" 상태로 되어 파우어 트랜지스터(QL)를 오프시키게 된다. 따라서 파우어 트랜지스터(QL)가 오프되면 전원의 공급을 중지시킨다.
이때 콘덴서(C1)의 양단에는 항상 전압(VZ)을 인가시켜주므로 파우어 트랜지스터(QL)의 턴 오프시 파우어 트랜지스터(QL)의 베이스와 에미터단에 역 바이어스를 걸어주어 파우어 트랜지스터(QL)의 턴 오프 타임(Turn off time)을 줄여 턴 오프 손실을 줄여 주고 있다.
그러나 상기한 회로에서는 파우어 트랜지스터(QL)의 베이스 전류(iB)는 ""이 되어 파우어 트랜지스터(QL)를 턴온(Turn on)시키기 위해서는 일정한 전류(iB)를 보내주어야 하고, 일정한 전류(iB)를 보내주기 위해서는 공급전원(Vcc)이 전압(VZ)만큼 커야하므로 상기한 회로의 전력 손실은 계속 발생되며 그에 따른 대용량의 트랜스포오머를 사용해야 하기 때문에 트랜스포오머의 크기가 커지는 결함이 발생하였다.
특히 대용량의 파우어 트랜지스터를 사용할 경우에는 전압(VZ)이 더욱 커지기 때문에 불필요한 전력의 손실은 더욱 많게 된다.
따라서 본 고안의 회로구성을 제2도에 도시한 바와 같이 구성하여 설명하면 다음과 같다.
파우어 트랜지스터 구동회로를 구성함에 있어 파우어 트랜지스터(QL'), 트랜지스터(Q3)(Q4), 저항(R4)(R5)(RL), 전압(VDC), 다이오우드(D2)로 구성된 파우어 트랜지스터 구동회로에 있어서, 트랜지스터(Q5)(Q6)(Q7), 저항(R6-R11), 콘덴서(C2)로 구성된 전압조절 회로부(10)를 각각 연결 구성한 것을 특징으로 하는 파우어 트랜지스터 구동회로이다.
상기한 회로 구성을 더 상세히 설명하면 다음과 같다.
파우어 트랜지스터(QL')의 에미터단과 콜렉터단의 사이에 다이오우드(D2)를 연결시키고, 또한 상기한 에미터단에 부하저항(RL')과 전압(VDC)을 직렬 연결시켜 파우어 트랜지스터(QL')의 콜렉터단에 접속시키고, 파우어 트랜지스터(QL')의 에미터단은 저항(R11)을 통해 접지접속시키고, 또한 저항(R10)을 통해 공급전원(Vcc)단에 연결시킴과 동시에 트랜지스터(Q7)의 콜렉터단에 접속되고, 트랜지스터(Q7)의 베이스단은 저항(R9)을 통해 공급전원(Vcc)단에 접속되고, 또한 트랜지스터(QL)의 콜렉터단에 접속되고, 트랜지스터(QL)의 에미터단은 접지접속되고, 베이스단은 저항(R8)을 통해 접지 접속되고, 또한 콘덴서(C2)와 저항(R7)을 통해 공급전원(Vcc)에 연결되고, 콘덴서(C2)와 저항(R7)의 접속점은 트랜지스터(Q5)의 콜렉터단에 접속되고, 트랜지스터(Q5)의 에미터단은 접지접속되고, 트랜지스터(Q5)의 베이스단은 저항(R6)을 통해 파우어 트랜지스터(QL')의 베이스단에 접속되고, 파우어 트랜지스터(QL')의 베이스단과 저항(R6)의 접속점은 저항(R5)을 통해 공급전원(Vcc)단에 접속되며, 또한 트랜지스터(Q1)의 콜렉터단에 접속되고, 트랜지스터(Q7)(Q4)(Q3)의 각 에미터단은 공통접속되어 접지접속되고, 트랜지스터(Q1)의 베이스단은 트랜지스터(Q3)의 콜렉터단에 접속되며, 또한 저항(R4)을 통해 공급전원(Vcc)단에 접속되고, 트랜지스터(Q3)의 베이스단은 입력단(2)과 연결되는 구성이다.
상기한 회로구성의 동작 설명을 제2도와 제3도에 도시한 것으로 설명하면 다음과 같다.
입력단(2)에 인가되는 제3도의 (a)파형이 "하이"일 때는 트랜지스터(Q3)는 온되고, 트랜지스터(Q4)는 오프되어 트랜지스터(Q4)의 콜렉터단에 하이상태가 파우어 트랜지스터(QL')를 구동시킨다.
따라서 부하저항(RL')에 전압(VDC)이 인가되고, 입력단(2)에 인가되는 제3도의 (a)파형이 로우 상태일 때는 트랜지스터(Q3)는 오프되고, 트랜지스터(Q4)는 온되어 트랜지스터(Q4)의 콜렉터단의 로우상태가 파우어 트랜지스터(QL')를 오프시켜 부하저항(RL)에 전압(VDC)이 인가되지 않는다. 이때 트랜지스터(Q4)의 콜렉터단에는 제3도의 (c)에 도시한 파형이 출력되어, 전압조절 회로부(10)내의 트랜지스터(Q5)에 인가된다.
제3도에 도시한 (c)도의 출력 파형이 하이상태에서 로우상태로 변하는 시점, 즉 시간(t1)에서 트랜지스터(Q5)의 콜렉터단은 제3도의 (d)파형과 같이 로우 상태에서 하이 상태로 변하여 콘덴서(C2)와 저항(R8)을 통해 (마)점에서는 제3도에 도시한 (e)파형이 미분되어 출력되고, 이때 (라)점의 파형이 로우상태에서 하이상태로 변하는 시점에서만 (마)점의 파형이 하이상태가 되어 턴 오프 타임(toff)동안 트랜지스터(Q6)는 구동되고, 트랜지스터(Q6)의 콜렉터단의 (바)점에서는 턴 오프 타임시에만 로우상태가 되어 트랜지스터(Q7)를 오프시키게 된다. 따라서 파우어 트랜지스터(QL)의 에미터 전압, 즉 (사)점의 전압(V)은 턴 오프 타임시에만 V=""이 되어 파우어 트랜지스터(QL)의 에미터와 베이스단에 역 바이어스를 걸어주고, 턴 오프 타임시를 제외하면 (사)점의 전압은 공급전원(Vcc)에 대하여 항상 그라운드(Ground)상태를 유지한다.
따라서 파우어 트랜지스터의 턴 오프시 파우어 트랜지스터의 잔류전류에 의해 발생되는 오동작을 방지하여 파우어 트랜지스터를 보호할 뿐만 아니라 회로의 전력소모를 방지하여 트랜스포오머의 크기를 줄일 수 있도록 해준다.

Claims (1)

  1. 파우어 트랜지스터(QL), 트랜지스터(Q3)(Q4), 저항(R4)(R5), 전압(DVC), 다이오우드(D2)로 구성된 파우어 트랜지스터 구동회로에 있어서, 에미터 접지의 트랜지스터(Q6)의 콜렉터단은 트랜지스터(Q7)의 베이스단에 접속되고, 트랜지스터(Q7)의 콜렉터단은 저항(R11)을 통해 접지접속되고, 그의 에미터단은 접지접속되고, 트랜지스터(Q6)의 콜렉터단은 저항(R9)에 연결되고, 그의 베이스단은 저항(R8)을 통해 접지접속시키고, 또한 콘덴서(C2)를 통해 트랜지스터(Q5)의 콜렉터단에 접속되고 그의 콜렉터단은 저항(R7)에 연결되며, 트랜지스터(Q5)의 베이스단은 저항(K6)에 연결되어 구성된 전압조절 회로부(10)를 각각 연결 구성한 것을 특징으로 하는 파우어 트랜지스터 구동회로.
KR2019860010207U 1986-07-15 1986-07-15 파우어 트랜지스터 구동 회로 KR890002555Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860010207U KR890002555Y1 (ko) 1986-07-15 1986-07-15 파우어 트랜지스터 구동 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860010207U KR890002555Y1 (ko) 1986-07-15 1986-07-15 파우어 트랜지스터 구동 회로

Publications (2)

Publication Number Publication Date
KR880003475U KR880003475U (ko) 1988-04-13
KR890002555Y1 true KR890002555Y1 (ko) 1989-04-29

Family

ID=19253732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860010207U KR890002555Y1 (ko) 1986-07-15 1986-07-15 파우어 트랜지스터 구동 회로

Country Status (1)

Country Link
KR (1) KR890002555Y1 (ko)

Also Published As

Publication number Publication date
KR880003475U (ko) 1988-04-13

Similar Documents

Publication Publication Date Title
US4590395A (en) FET-bipolar drive circuit
US4545004A (en) Bridge driver circuit for a DC electric motor
KR100195542B1 (ko) 극변환 보호수단을 갖는 브리지회로
EP0238803A1 (en) Stabilized power-supply circuit
KR890002555Y1 (ko) 파우어 트랜지스터 구동 회로
US4701631A (en) Monolithically integrated control circuit for the switching of transistors
US5616971A (en) Power switching circuit
KR100271288B1 (ko) 모터용인버터의게이트구동장치
EP0614278A1 (en) Drive circuit for use with voltage-driven semiconductor device
KR200176401Y1 (ko) 캐패시터 돌입 전류방지 회로
KR850001780Y1 (ko) 파워 트랜지스터의 구동회로
KR0163264B1 (ko) 모터의 구동제어회로
US5986411A (en) IC for implementing the function of a DIAC diode
KR960000822Y1 (ko) 단일전원 회로용 전자식 대전류 스위치
KR930007535Y1 (ko) 초기 전원 구동 회로
KR0117401Y1 (ko) 전원보호용 회로
JPH0115239Y2 (ko)
KR100264892B1 (ko) 전류제한회로
KR910001076Y1 (ko) 팝잡음이 제거되는 직류앰프회로
JP2805349B2 (ja) スイッチング回路
KR910002765Y1 (ko) 정전압 회로
KR900001905Y1 (ko) 리모콘 사용기기의 전원릴레이 구동회로
JPS6342748Y2 (ko)
SU1372304A1 (ru) Двухпол рный источник питани
JPH0321074Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19940326

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee