KR890002388B1 - Camcorder remote control circuit for camera/vtr - Google Patents

Camcorder remote control circuit for camera/vtr Download PDF

Info

Publication number
KR890002388B1
KR890002388B1 KR1019860000355A KR860000355A KR890002388B1 KR 890002388 B1 KR890002388 B1 KR 890002388B1 KR 1019860000355 A KR1019860000355 A KR 1019860000355A KR 860000355 A KR860000355 A KR 860000355A KR 890002388 B1 KR890002388 B1 KR 890002388B1
Authority
KR
South Korea
Prior art keywords
gate
rom
vtr
camera
flop
Prior art date
Application number
KR1019860000355A
Other languages
Korean (ko)
Other versions
KR870007626A (en
Inventor
권영호
Original Assignee
금성전선 주식회사
문박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성전선 주식회사, 문박 filed Critical 금성전선 주식회사
Priority to KR1019860000355A priority Critical patent/KR890002388B1/en
Publication of KR870007626A publication Critical patent/KR870007626A/en
Application granted granted Critical
Publication of KR890002388B1 publication Critical patent/KR890002388B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Selective Calling Equipment (AREA)
  • Studio Circuits (AREA)

Abstract

The circuit controls the camer or VTR used in the local area network of the broad band computer manually or automatically with the computer programs. The circuit transmits the video signals and the control data signals through one coaxial cable without increasing the numbers of camera and VTR for the system simplification and non- disordered operation. Automatic or manual controllability at any location of the network improves the efficiency for video conference network.

Description

카메라/VTR의 원격제어 회로Remote control circuit of camera / VTR

제1도는 본 발명 회로에 대한 블록선도.1 is a block diagram of a circuit of the invention.

제2도는 본 발명의 회로도.2 is a circuit diagram of the present invention.

제3도는 본 발명에 대한 플로우 차트도.3 is a flow chart diagram of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1-43 : 논리게이트 D1-D19: D 플립플롭1-43: Logic Gate D 1 -D 19 : D Flip-Flop

J1-J5: J-K 플립플롭 F : 플립플롭J 1 -J 5 : JK flip-flop F: flip-flop

IC1-IC5: 아이씨 X-TAL : 수정발진기IC 1 -IC 5 : IC X-TAL: Crystal Oscillator

BF : 버퍼 D.ROM : 디코더롬BF: Buffer D.ROM: Decoder ROM

MD.ROM : 메뉴표시롬 M : 멀티플렉서MD.ROM: Menu display M: Multiplexer

Ry1-Ry13: 릴레이 Q1-Q13: 트랜지스터Ry 1 -Ry 13 : Relay Q 1 -Q 13 : Transistor

본 발명은 광대역(Broadband ) 컴퓨터의 네트웍(근거리 종합 통신망 : Local Area Net Work)에 있어서 TV 카메라 및 VTR을 자동 또는 수동으로 원격제어 할 수 있는 카메라/VTR의 원격제어 회로에 관한 것이다.The present invention relates to a remote control circuit of a camera / VTR capable of automatically or manually remotely controlling a TV camera and a VTR in a network of a broadband computer (Local Area Net Work).

종래에는 조작용 키이로부터 원거리에 있는 카메라/VTR을 조작하고자 할때, 카메라/VTR과 조작용 키이간에 화상 전송용 케이블 외에도 별도의 독립된 케이블을 조작수량 만큼 각각 연결해 주어야 되기 때문에 네트웍의 구성과 시스템이 복잡해지고 조작에 혼란을 초래하였으며, 외부의 잡음등에 의한 오동작이 발생하여 시스템의 안정도가 저하하는등 조작용 키이의 위치가 한번 정해지면 케이블을 재 설치하지 않는한 필요에 따른 조작부의 위치 이동이 불가능하였으며, 특히 컴퓨터 네트웍 시스템과 같은 종합적인 시스템에서 컴퓨터등의 프로그램에 의한 자동 콘트롤이 전혀 불가능하였다.Conventionally, when operating a camera / VTR remote from the operation key, a separate independent cable must be connected between the camera / VTR and the operation key in addition to the image transmission cable as much as the quantity of operation. It is complicated and causes confusion in operation, and malfunction of external noise occurs, and stability of system is deteriorated. Once the position of operation key is set, it is impossible to move the position of the control part as necessary unless the cable is re-installed. Especially, in the comprehensive system such as computer network system, automatic control by program such as computer was not possible at all.

따라서 본 발명의 목적은 전술한 바와 같은 문제점을 해소시킬 수 있는 발명된 카메라/VTR의 원격 제어회로를 제공하는데 있다.It is therefore an object of the present invention to provide a remote control circuit of the invented camera / VTR that can solve the above problems.

본 발명의 또 다른 목적은 어느 위치에서든지 원격 제어할 수 있는 컴퓨터 프로그램에 의한 자동, 수동콘트롤 할수 있는 원격제어 회로를 제공하는데 있다.Another object of the present invention is to provide a remote control circuit capable of automatic and manual control by a computer program capable of remote control at any position.

이하 본 발명의 구성과 작용효과를 설명하면 다음과 같다.Hereinafter will be described the configuration and effect of the present invention.

제1도는 본 발명의 블록 선도를 기존의 호스트 컴퓨터와 터미널간에 인터 페이스 유니트(PCU : Packet Communication Unit)를 설치하여 컨넥터(가)에 연결한다.1 is a block diagram of the present invention is connected to the connector (a) by installing an interface unit (PCU: Packet Communication Unit) between the existing host computer and the terminal.

컨넥터(가)는 TTL 레벨 신호를 변환시키는 수신부 (나)를 통해 직렬로 수신된 데이터를 7비트의 병렬데이터로 변환시키는 직→병렬 변환회로(다)와 7비트 네이터를 일시적으로 저장하는 어디레스 레치회로(라)및 디코더롬(마)과 디코더롬에 입력된 데이터에 따라 카메라/VTR을 동작시키는 릴레이 구동부(바)로 연결되며, 컨넥터(가)에는 본 발명회로를 동작시키는 클럭발생부(사)와 메뉴표시부를 롬에 수록된 어드레스를 카운터하는 어드레스 카운트부(아)를 연결하여, 소프트웨어적 연결시 리세트동작을 하며, 어드레스 카운트부(아)는 조작 단말기상에 표시하기 위한 오퍼레이팅 메뉴가 수록된 메뉴표시부 롬(자)과 롬에서 나오는 8비트 병렬데이터를 컨넥터 신호의 구성에 맞도록 직렬데이터로 변환시키는 병→직렬 변환회로(차) 및 TTL레벨의 신호를 컨넥터 외부신호에 맞도록 다시 변환시키는 송신부(가)를 연결시켜 구성한다.The connector (a) is a serial-to-parallel conversion circuit (C) for converting serially received data into 7-bit parallel data through a receiver (B) for converting TTL level signals, and a temporary storage device for temporarily storing a 7-bit narrator. Connected to the latch circuit (D) and the decoder ROM (e) and the relay driver (bar) for operating the camera / VTR according to the data input to the decoder ROM, the connector (A) includes a clock generator for operating the circuit of the present invention ( G) and the address counting unit (h) for countering the address recorded in the ROM, by connecting the menu display unit to reset operation during software connection, and the address counting unit (h) has an operating menu for display on the operation terminal. The menu display unit ROM and 8-bit parallel data from the ROM are converted into serial data to match the configuration of the connector signal. The transmitter to convert back to match the external signal is configured.

미설명 부호(타)는 리세트부이고, (하)는 오동작 방지회로이다.Reference numeral (not shown) denotes a reset portion, and (bottom) denotes a malfunction prevention circuit.

이와 같이 구성된 본 발명의 작용효과를 설명하면 다음과 같다.Referring to the effects of the present invention configured as described above are as follows.

호스트 컴퓨터로부터 동축 케이블 및 인터페이스 유니트를 통해 컨넥터(가)로 데이터 신호가 입력된면, 난드게이트(1)(2)로 구성된 수신부(나)에서 ±12V의 직렬데이터 신호를 TTL레벨의 신호에 맞는 +5V로 바꾸어 주고 컨넥터(가)의 스물두번째 핀이 잠시 로우(0)상태로 되었다가 하이상태 (1)로될때, 모든 카운터 및 플립플롭등을 클리어시킨 후 하이상태로 되면 어드레스 카운터(아)와 클럭발생부(사)에서 어드레스 카운터와 클럭발생을 시작한다.When the data signal is input from the host computer to the connector through the coaxial cable and interface unit, the receiver (B) consisting of the NAND gates (1) and (2) matches the serial data signal of ± 12V to the TTL level signal. Change it to + 5V and when the twenty-second pin of connector goes low (0) for a while and then goes high (1), clear all counters and flip-flops, and then go high (address) And clock generator start the address counter and clock generation.

한편, D 플립플롭(D1-D17)으로 구성된 직→병렬 변환회로(다)에서는 직렬데이터를 분리하여 병렬데이터로 변환시킨다.On the other hand, a serial-to-parallel conversion circuit (C) composed of D flip-flops (D 1 -D 17 ) separates serial data and converts it into parallel data.

병렬데이터로 변환된 신호는 노어게이트(3)와 인버터(4)로 연결된 어드레스 레치회로(라)에서 디코더롬의 어드레스를 사용하기 위한 7비트의 데이터를 일시적으로 저장시키기 위해 디코더롬(다)의 어드레스로 사용된다.The signal converted into parallel data is stored in the decoder ROM to temporarily store 7-bit data for using the decoder ROM in an address latch circuit D connected to the NOR gate 3 and the inverter 4. Used as an address.

따라서 디코더롬(D ROM)에는 이미 각 어드레스에 특정한 프로그램 데이터가 기록되어 있어 멀티플렉서(M)를 통해 릴레이 구동부(바)의 카메라의 동작을 구동시키는 앤드게이트(5-12)와, VTR을 구동시키는 앤드 게이트(13-17)(20)(21) 및 인버터(18)(19)에 2비트씩 하이상태의 데이터가 출력되어 각 트랜지스터(Q1-Q13)가 동작할때 릴레이(Ry1-Ry13)를 구동시켜 카메라 나 VTR을 구동시키게 된다.Therefore, program data specific to each address has already been recorded in the decoder ROM (D ROM). The AND gates 5-12 for driving the operation of the camera of the relay driver bar through the multiplexer M and the VTR are driven. When the transistors Q 1 to Q 13 are operated by outputting the high-state data by two bits to the AND gates 13-17, 20, 21, and the inverters 18, 19, the relay Ry 1- Ry 13 ) to drive the camera or VTR.

그럼 실례를 들어 설명하면, 터미널의 키보드의 숫자키이 "8"을 사용하면 8의 아스키(ASCII) 코우드→38H(0111000)로 "8"을 누르면 0111000의 데이터 신호가 컨넥터(가)와 난드게이트(1)(2)로 구성된 수신부(나)를 통해 D 플립플롭(D1-D9)의 직→병렬 변환회로(다)에 입력된다.For example, if you use the numeric key "8" on the terminal keyboard and press "8" with the ASCII code of 38 → 38H (0111000), the data signal of 0111000 will be connected to the connector and the NANDGATE. (1) (2) is input to the serial-to-parallel conversion circuit (C) of the D flip-flops (D 1 -D 9 ) via the receiving unit (B).

이때 직→병렬 변환회로(다)의 스타트 비트가 D 플립플롭(D9)에 도달되는 순간 어드레스 레치회로(라)의 노어게이트(3)에서 D 플립플롭(D11-D17)의 레치에 레치 펄스를 발생 시킨다.At this time, when the start bit of the serial-to-parallel conversion circuit (C) reaches the D flip-flop (D 9 ), it is applied to the latches of the D flip-flops (D 11 -D 17 ) at the NOR gate (3) of the address latch circuit (D). Generates a latch pulse.

따라서 D 플립플롭(D11-D17)의 출력단자(Q)에서 출력된 데이터 신호가 디코더롬(마)의 롬(ROM) 어드레스 단자(A1-A7)에 입력된다.Therefore, the data signal output from the output terminal Q of the D flip-flops D 11 -D 17 is input to the ROM address terminals A 1 -A 7 of the decoder ROM (e).

(A1=0, A2=0, A3=0, A4=1, A5=1, A6=1, A7=0) 0111000(38 H)번지에는 0 3(0000 0011)이 기록되어 있어, 멀티플랙서(M)의 입력단자에 입력될때, 그 출력단자(D0-D1)만 "하이"가 되고, 나머지 출력단자(D2-D7)는 로우가 된다.(A 1 = 0, A 2 = 0, A 3 = 0, A 4 = 1, A 5 = 1, A 6 = 1, A 7 = 0) 0 3 0 (0000 0011) When recorded and input to the input terminal of the multiplexer M, only the output terminals D 0 -D 1 become "high" and the remaining output terminals D 2 -D 7 become low.

이로소 릴레이 구동부(바)의 카메라인 앤드게이트(5)의 입력 단자에 하이 상태가 되어 그 출력이 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터(Q1)를 동작시킬떼 릴레이(Ry1)가 턴온하여 카메라를 상으로 구동시키게 한다.This small relay drive unit (F) is a high level to an input terminal of the camera, the AND gate (5) of the output transistor base is the transistor herd relay to operate (Q 1) (Ry 1) to the (Q 1) Turns on to drive the camera up.

이와 같이 동작할때 클럭발생부(사)의 클럭 발생 아이씨(IC1) 단자(X1)(X2)에는 1.8432 MHZ의 소정 발진을 하는 수정 발진기(X-TAL)을 연결시켜, 사용되는 콘트롤 데이터의 송, 수신 속도를 150-19200baud까지 선택하여 클럭을 발생시켜 본기기를 동작시키며, J.K 플립플롭(J1-J5)과 앤드 게이트(22)(23)(24)및 난드게이트(25)와 인버터(26)로 구성된 어드레스 카운터부(아)는 클럭발생부(사)로부터 클럭 신호를 인버터(26)를 통해 직렬데이터의 스타트비트(1비트)와 데이터 비트(7-비트) 및 스톱비트(1-비트)를 1어드레스로 하여 전체 9개 클럭마다 1번지씩 증가시켜 9번지부터 4096번지까지(약 4K바이트) 카운트하게 되며, 곧 바로 노어게이트(27)(29)와 앤드게이트(28) 및 난드게이트(30)로 구성하여된 시프트/로드 클럭 발생기는 신호를 발생시켜 다음 클럭부터 스타트 비트를 전송하기 시작하여 한개의 아스키(ASCII) 캐랙터에 해당하는 7비트를 모두 전송하게 된다.In this case, the control is used by connecting a crystal oscillator (X-TAL) which makes a predetermined oscillation of 1.8432 MHZ to the clock generation IC (IC 1 ) terminal (X 1 ) (X 2 ) of the clock generator (4). Select the transmission and reception speed of data up to 150-19200baud to generate a clock to operate the unit.The JK flip-flop (J 1 -J 5 ), the end gates 22 (23) 24 and the NAND gate 25 ), And the address counter unit (H) composed of the inverter 26 transmits a clock signal from the clock generator (I) to the start bit (1 bit), data bit (7-bit) and stop of the serial data through the inverter 26. Bit (1-bit) is set to 1 address, and the number is increased by 1 for every 9 clocks, and counted from 9 to 4096 (approximately 4K bytes), and immediately NOR gates 27 and 29 and AND gate ( 28) and the NAND gate 30, the shift / load clock generator generates a signal to start the start bit from the next clock. It will start sending and will send all 7 bits corresponding to one ASCII character.

이때 메뉴표시부롬(자)의 메뉴표시롬(MD ROM) 어드레스 입력단자(A0-A11)에 연결된 아이씨(IC2-IC4) 입력단자가 리세트되어 어드레스를 0000으로 한다.At this time, the IC (IC 2 -IC 4 ) input terminal connected to the menu display (MD ROM) address input terminals A 0 -A 11 of the menu display sub menu is reset to set the address to 0000.

따라서 메뉴표시롬(MD ROM)의 어드레스 입력단자(A0-A11)를 모두 로우(0)로 만든다.Therefore, the address input terminals A 0 -A 11 of the menu display ROM (MD ROM) are all set to low (0).

이에 메뉴표시롬(MD ROM)의 0번지 내용이 버퍼(BF)를 통해 D 플립플롭(D18)(D19)과 앤드게이트(31)및 아이씨(IC5)로 구성된 병→직렬 변환회로(차)에 입력된다.Therefore, the contents of address 0 of the menu ROM (MD ROM) are composed of a D flip-flop (D 18 ) (D 19 ), an AND gate (31), and an IC (IC 5 ) through a buffer (BF). Is entered).

이 메뉴표시롬(MD ROM)에는 표시용 프로그램이 저장되어 있으며, 클럭발생부(사)의 아이씨(IC1)에서 발생되는 클럭에 따라 아이씨(IC5)의 병렬 입력 데이터가 직렬로 변환(시프트)되어 D 플립플롭(D18)(D19)에 입력되며, 이 D 플립플롭(D18)(D19)은 스타트 비트 생성부로서 아이씨(IC5)로부터 I-비트 데이터를 받는 즉시 스타트 비트를 송신부(카)의 난드게이트(32)에 송신한다. 클럭에 의해 데이터가 1비트씩 난드게이트(32)로 송신할때 컨넥터(가)를 통하여 호스트 컴퓨터 또는 터미널로 데이터가 전송된다.The display program is stored in the menu display ROM (MD ROM), and parallel input data of the IC 5 is converted to serial according to the clock generated by the IC 1 of the clock generator. D flip-flop (D 18 ) (D 19 ) is input to the D flip-flop (D 18 ) (D 19 ), which is a start bit generating unit immediately after receiving I-bit data from IC (IC 5 ). Is transmitted to the NAND gate 32 of the transmitter (car). When data is transmitted to the NAND gate 32 bit by bit by the clock, the data is transmitted to the host computer or the terminal through the connector.

이와 같이 메뉴표시롬(MD ROM)의 0번 내용이 모두 난드게이트(32)를 통하게 되면 어드레스 카운터부(아)의 J-K 플립플롭(J5) 출력단자(E)에서 펄스를 한개 내보내어 메뉴표시부롬(자)의 아이씨(IC2) 클럭으로 사용된다.In this way, when all 0 contents of the menu display ROM (MD ROM) pass through the NAND gate 32, a pulse is emitted from the JK flip-flop (J 5 ) output terminal (E) of the address counter (H) to display the menu. It is used as Damn, (IC 2) of the clock-ROM (I).

즉 어드레스 카운터를 중지시키고 메뉴에서 지시한대로 조작하면 된다.That is, stop the address counter and operate as instructed by the menu.

또 난드게이트(33)(34)와 인버터(35-40) 및 필립플롭(F1)으로 구성된 리세트(타)는 시스템에 이상이 생겨서 기기 전체를 리세트하고자 할때 사용되며, 리세트 신호는 전원을 온하는 순간 잠시 로우상태로 하거나 사용자에 의해 수동 리세트 스위치(RSW)로 리세트 동작을 시킨다.In addition, the reset (ta) consisting of the NAND gates 33 and 34, the inverter 35-40, and the Philip flop F 1 is used when an error occurs in the system and the entire device is to be reset. As soon as the power is turned on, the power is turned low or reset by a manual reset switch (RSW).

또한 디코더롬(마)의 디코더롬(D ROM)과 멀티플렉서(M)의 입출력 단자에 난드게이트(41)(42)의 입력단자를 연결시켜 그 출력을 노어게이트(43)에 입력시켜 다시 멀티플렉서(M)의 에러단자(E1)(E2)에 입력시켜 오동작 방지회로(하)를 구성하고 오동작이 발생되었을때 오동작을 방지시키는 회로이다.In addition, the input terminals of the NAND gates 41 and 42 are connected to the decoder ROM D ROM of the decoder ROM (M) and the input / output terminals of the multiplexer M, and the output thereof is inputted to the NOR gate 43 so that the multiplexer ( It is inputted to the error terminal (E 1 ) (E 2 ) of M) to form a malfunction prevention circuit (bottom), and it is a circuit to prevent malfunction when a malfunction occurs.

이와 같은 기기를 신호 처리하기 위한 플로우 차트도는 제3도와 같다.3 is a flowchart for signal processing of such a device.

이상에서와 같이 본 발명은 컴퓨터 및 프로그램머블 소자에 의해 자동 제어가 되므로 카메라 및 VTR의 증가 숫자에 관계없이 화상신호 및 콘트롤 데이터 신호를 한개의 동축 케이블로 전송시키므로 케이블 설치및 시스템이 간단해지며, 조작에 혼란이 없으며, 또한 네트웍상의 어느 곳에서나 자동 수동 원격제어가 매우 용이하고 화상회의 시스템 구성시 상대편의 카메라를 움직일 수 있는 지대한 효과가 있다.As described above, since the present invention is automatically controlled by a computer and a programmable element, the cable and the system are simplified because the image signal and the control data signal are transmitted through one coaxial cable regardless of the increase number of the camera and the VTR. There is no confusion in operation, and it is very easy to operate the automatic manual remote control anywhere in the network, and there is a great effect to move the camera of the other side when constructing the video conferencing system.

Claims (1)

컨넥터(가)와 난드게이트(1)(2)로 연결된 수신부(나) 및 D 플립플롭(D1-D17)이 서로 직병렬로 연결된 직→병렬 변환회로(다)와 노어게이트(3) 및 인버터(4)로 연결된 어드레스 레치회로(라)를 연결하고, 이어 디코더롬(마)의 디코더롬(DROM)과 멀티플렉서(M)를 연결하되, 2 사이에 난드게이트(41)(42)와 노어게이트(43)를 연결된 오동작 방지회로(하)를 연결하고, 멀티플렉서(M)의 출력은 앤드게이트(5-12)와 트랜지스터(Q1-Q8) 및 릴레이(Ry1-Ry8)로 연결된 카메라 구동과 앤드게이트(13-17), (20)(21) 인버터(18)(19) 및 트랜지스터(Q9-Q13)와 릴레이(Ry9-Ry13)로 연결된 VTR 구동이 서로 포함된 릴레이 구동부(바)를 연결하며 아이씨(IC1)에 수정 발진기(X-TAL)를 연결한 클럭발생부(사)와 J-K 필립플롭 및 앤드게이트(22-24)와 난드게이트(25) 인버터(26)를 연결한 어드레스 카운터부(아) 및 리세트부(타)를 연결하고, 아이씨(IC2-IC4)와 버퍼(BF) 및 메뉴표시롬(MD ROM)으로 연결된 메뉴표시롬(자)과 아이씨(IC5) 및 앤드게이트(31)와 D 플립플롭(D18)(D19)으로 연결된 병→직렬 변환회로(차) 및 송신부(카)를 상호 연결하여 구성된 카메라/VTR의 원격 제어회로.Serial-to-parallel conversion circuit (C) and NOR gate (3) in which the receiver (B) and the D flip-flop (D 1 -D 17 ) connected by the connector (A) and the NAND gate (1) (2) are connected in series and parallel to each other. And an address latch circuit (D) connected to the inverter (4), and then a decoder ROM (DROM) and a multiplexer (M) of the decoder ROM (e), and the NAND gates 41 and 42 between the two. The malfunction gate (lower) connected to the NOR gate 43 is connected, and the output of the multiplexer M is connected to the AND gate 5-12, the transistors Q 1- Q 8 , and the relays Ry 1- Ry 8 . The connected camera drive and the VTR drive connected to the AND gates (13-17), (20) and (21) inverters (18) and (19) and the transistors (Q 9 -Q 13 ) and the relays (Ry 9 -Ry 13 ) are included. the connection to the relay drive unit (F) and Damn, (IC 1) a crystal oscillator (X-TAL) a clock generator (G) and Philip JK flop and the aND gate (22-24) and the NAND gate 25 is connected to the drive Address counting with 26 Part (A) and reset the connection part (L), and Damn, (IC 2 -IC 4) and the buffer (BF) and the menu ROM menu ROM (I) and Damn, (IC 5) connected to (MD ROM) And a remote control circuit of a camera / VTR configured by interconnecting a parallel-to-serial conversion circuit (car) and a transmitter (car) connected by the AND gate 31 and the D flip-flop D 18 (D 19 ).
KR1019860000355A 1986-01-21 1986-01-21 Camcorder remote control circuit for camera/vtr KR890002388B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860000355A KR890002388B1 (en) 1986-01-21 1986-01-21 Camcorder remote control circuit for camera/vtr

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860000355A KR890002388B1 (en) 1986-01-21 1986-01-21 Camcorder remote control circuit for camera/vtr

Publications (2)

Publication Number Publication Date
KR870007626A KR870007626A (en) 1987-08-20
KR890002388B1 true KR890002388B1 (en) 1989-07-02

Family

ID=19248094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860000355A KR890002388B1 (en) 1986-01-21 1986-01-21 Camcorder remote control circuit for camera/vtr

Country Status (1)

Country Link
KR (1) KR890002388B1 (en)

Also Published As

Publication number Publication date
KR870007626A (en) 1987-08-20

Similar Documents

Publication Publication Date Title
US4313176A (en) Data controlled switch for telephone inputs to a computer
KR890002388B1 (en) Camcorder remote control circuit for camera/vtr
US4004276A (en) Telephone answering machines
GB1012674A (en) Data retrieval system
US5067076A (en) Circuit arrangement for serial data transfer
US3745529A (en) Trouble alarm device for transmission system
KR910007143A (en) Josephson integrated circuit with output interface capable of providing output data at reduced clock rate
US5212487A (en) Apparatus and method for adaptive remote transmission
US3806631A (en) Electrical answerback system for a telegraphic transponder
KR0129973B1 (en) Optical remote repeater
RU1786684C (en) Two-way remote signalling device
JPS6227005Y2 (en)
KR940004633Y1 (en) I/o card of plc using serial communication
JPS6057757B2 (en) remote monitoring control device
CN117411486A (en) Signal processing device and method applied to time-to-digital conversion circuit
SU1078660A1 (en) Device for transmitting digital information
SU999080A1 (en) Remote control device
SU828438A1 (en) Device for fast switching of communication channels
KR100192523B1 (en) Facsimile and message transmission method
SU822225A2 (en) Signal receiver
SU949835A1 (en) Device for transmitting and receiving codes
KR890003243A (en) Wireless remote control device using MFC phone
JPH0633721Y2 (en) Digital information transmission device
SU717747A1 (en) Arrangement for interfacing display with digital computer
KR940000240Y1 (en) Multi-functional remote control transmitter

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee