KR890001798B1 - Data signal processing apparatus - Google Patents

Data signal processing apparatus Download PDF

Info

Publication number
KR890001798B1
KR890001798B1 KR1019860003886A KR860003886A KR890001798B1 KR 890001798 B1 KR890001798 B1 KR 890001798B1 KR 1019860003886 A KR1019860003886 A KR 1019860003886A KR 860003886 A KR860003886 A KR 860003886A KR 890001798 B1 KR890001798 B1 KR 890001798B1
Authority
KR
South Korea
Prior art keywords
data signal
bit
data
host
processing apparatus
Prior art date
Application number
KR1019860003886A
Other languages
Korean (ko)
Other versions
KR870011547A (en
Inventor
강창수
Original Assignee
주식회사 금성사
구자학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 구자학 filed Critical 주식회사 금성사
Priority to KR1019860003886A priority Critical patent/KR890001798B1/en
Publication of KR870011547A publication Critical patent/KR870011547A/en
Application granted granted Critical
Publication of KR890001798B1 publication Critical patent/KR890001798B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Communication Control (AREA)

Abstract

In the data signal processing apparatus which processes the data signal which is inputted from a host in the CPU, using the 8 bit CPU and 16 bit CPU, this circuit stores and processes the input data signal from the host. The apparatus stores the data signal from the host in the input memory part, by the 8 bit CPU, and processes the data signal stored in the memory part, by the 16 bit CPU. The circuit si composed of the host (1)(2), the interface (3)(4), the 8 bit CPU (5), the 16 bit CPU(8), the interrupt control part (7), the memory part (6), the address buffer (9), and the data buffer (10).

Description

8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치Data signal processor using 8-bit and 16-bit central processing unit

제1도는 본 발명 데이타신호 처리장치의 회로도.1 is a circuit diagram of a data signal processing apparatus of the present invention.

제2도는 본 발명 데이타신호 처리장치의 신호흐름도.2 is a signal flow diagram of a data signal processing apparatus of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1,2 : 호스트 3,4 : 인터페이스1,2: host 3,4: interface

5 : 8비트 중앙처리 장치 6 : 기억부5: 8-bit CPU 6: Memory

7 : 인터럽트 제어부 8 : 16비트 중앙처리 장치7: Interrupt control unit 8: 16 bit central processing unit

9 : 어드레스 버퍼 10 : 데이타 버퍼9: address buffer 10: data buffer

본 발명은 호스트로부터 입려되는 데이타신호를 중앙처리 창치로 처리되는 데이타신호 처리장치에 관한 것으로, 특히 8비트 중앙처리 장치와 16비트 중앙처리 장치를 이용하여 호스트로 부터 데이타신호를 입력 및 처리하게 한 8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치에 관한 것이다.The present invention relates to a data signal processing apparatus for processing a data signal received from a host as a central processing unit. In particular, an 8-bit central processing unit and a 16-bit central processing unit are used to input and process data signals from a host. A data signal processing apparatus using 8-bit and 16-bit central processing units.

종래에는 8비트 중앙처리 장치만을 사용하여 호스트로부터 데이타신호를 입려 및 처리하였으므로 데이타신호의 처리속도가 매우 늦고 처리할 수 있는 데이타신호의 용량에 한계가 있는 결함이 있었다.Conventionally, since data signals are input and processed from a host using only an 8-bit central processing unit, the processing speed of the data signals is very slow and there is a limitation in the capacity of the data signals that can be processed.

본 발명은 이와같은 종래의 결함을 감안하여, 8비트 중앙처리 장치와 16비트 중앙처리 장치를 모두 사용하여 8비트 중앙처리 장치로는 호스트로부터 데이타신호를 입력.기억부에 저장하고, 16비트 중아처리장치로는 기억부에 저장된 데이타 신호를 처리하게 창안한 것으로, 이를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.In view of such a conventional deficiency, the present invention utilizes both an 8-bit central processing unit and a 16-bit central processing unit to input data signals from a host into an 8-bit central processing unit, and store the data signals in a storage unit. The processing apparatus is designed to process the data signal stored in the storage unit, which will be described in detail with reference to the accompanying drawings.

제1도에 도시한 바와같이 인터페이스(3)(4)를 통해 입력되는 호스트(1)(2)의데이타신호를 8비트 중앙처리 장치(5)가 기억부(6)에 저장한 후 처리하게 한 데이타신호 처리 장치에 있어서, 상기 8비트 중앙처리 장치(5)의 제어로 인터럽트 제어부(7)에서 출력되는 인터럽트신호에 따라 16비트 중앙처리 장치(8)가 어드레스버퍼(9) 및 데이타 버퍼(10)를 제어하여 상기 기억부(6)에 저장된 데이타 신호를 하나씩 출력 및 처리하게 구성한 것이다.As shown in FIG. 1, the 8-bit central processing unit 5 stores the data signal of the host 1 or 2 input through the interface 3 or 4 in the storage unit 6 for processing. In one data signal processing apparatus, according to the interrupt signal output from the interrupt control unit 7 under the control of the 8-bit central processing unit 5, the 16-bit central processing unit 8 includes an address buffer 9 and a data buffer ( 10) is configured to output and process data signals stored in the storage section 6 one by one.

이와같이 구성된 본 발명의 작용효를 상세히 설명하면 다음과 같다.Referring to the effect of the present invention configured as described in detail as follows.

호스트(1) 또는 (2)가 인터페이스(3)또는 (4)를 통해 8비트 중앙처리 장치(5)의 인터럽트단자(INT1) 또는 (INT2)에 인터럽트신호를 입력 즉, 데이타 입력요구 신호를 인터럽트단자(INT1) 또는 (INT2)에 입력시키면, 8비트 중앙처리 장치(5)는 기억부(6)에 데이타신호가 저장되어 있는지 확인하고, 이때 기억부(6)에 데이타신호가 저장되어 있지 않으면, 8비트 중앙처리 장치(5)는 인터페이스(3) 또는 (4)의 제어단자(CS1)(CS2)에 제어신호를 인가하여 동작시킨후 인터페이스(3) 또는 (4)를 통해 입려되는 호스트(1) 또는 (2)의 데이타신호를 기억부(6)에 저장한다.The host 1 or 2 inputs an interrupt signal to the interrupt terminal INT 1 or INT 2 of the 8-bit CPU 5 through the interface 3 or 4, i.e., the data input request signal. Is input to the interrupt terminal (INT 1 ) or (INT 2 ), the 8-bit CPU 5 checks whether the data signal is stored in the storage unit 6, and at this time, the data signal is stored in the storage unit 6 If not stored, the 8-bit CPU 5 operates by applying a control signal to the control terminals CS 1 and CS 2 of the interface 3 or 4 and then operating the interface 3 or 4. The data signal of the host (1) or (2) to be inputted through the data is stored in the storage unit (6).

이와같이 하여 기억부(6)에 한 페이지 분량의 데이타 신호가 저장되면, 8비트 중앙처리 장치(5)는 인터럽트제어부(7)를 제어하여 16비트 중앙처리 장치(8)의 인터럽트단자(INTR)에 인터럽트신호를 인가하고, 이때 16비트 중앙처리 장치(8)가 다른 일을 수행하고 있으면, 그 일을 계속 수행하고, 다른일을 수행하고 있지 않으면, 어드레스버퍼(9) 및 데이타버퍼(10)의 제어단자(AF1)(AF2)에 제어신호를 인가함과 아울러 어드레스단자로 어드레스신호를 출력하여 어드레스 버퍼(9)를 통해 기억부(6)에 인가하게 되므로 기억부(6)는 어드레스 신호에 따라 저장된 어드레스 내의 데이타 신호 즉, 첫번째 어드레스내의 데이타 신호를 출력하고, 그 출력된 데이타신호는 데이타버퍼(10)를 통해 16비트 중앙처리 장치(8)에 입력되어 16비트 중앙처리 장치(8)가 그 데이타신호를 처리하며, 데이타신호의 처리가 끝나면, 16비트 중앙처리 장치(8)는 상기의 동작을 반복 수행하면서 기억부(6)에 저장된 데이타신호를 하나씩 출력 처리하게 된다. 그리고 상기와 같은 동작을 신호 흐름도로 나타내면 제2도와 같다.When the data signal of one page is stored in the memory unit 6 in this way, the 8-bit CPU 5 controls the interrupt controller 7 to provide the interrupt terminal INTR of the 16-bit CPU 8. When the interrupt signal is applied and the 16-bit CPU 8 is doing other work, the work is continued. If the 16-bit CPU 8 is not doing anything else, the address buffer 9 and the data buffer 10 Since the control signal is applied to the control terminals AF 1 and AF 2 , an address signal is output to the address terminal and applied to the storage unit 6 through the address buffer 9. And outputs the data signal in the stored address, that is, the data signal in the first address, and the output data signal is input to the 16-bit central processing unit 8 through the data buffer 10 so that the 16-bit central processing unit 8 The data signal After the processing of the data signal, the 16-bit CPU 8 outputs the data signals stored in the storage unit 6 one by one while repeating the above operation. The operation as described above is shown in FIG. 2 as a signal flow diagram.

이상에서 설명한 바와같이 본 발명은 8비트 및 16비트 중앙처리 장치를 모두 사용하여 데이타신호를 입력 및 처리하게 하므로 데이타신호의 처리속도가 매우 빨라지게 되는 효과가 있다.As described above, the present invention uses both 8-bit and 16-bit central processing units to input and process the data signal, thereby increasing the processing speed of the data signal.

Claims (1)

인터페이스(3) (4)를 통해 입력되는 호스트(1)(2)의 데이타신호를 8비트 중앙처리 장치(5)가 기억부(6)에 저장한 후 처리하는 데이타신호 처리장치에 있어서, 상기 8비트 중앙처리 장치(5)의 제어로 인터럽트 제어부(7)에서 출력되는 인터럽트 신호에 따라 16비트 중앙처리 장치(8)가 어드레스버퍼(9) 및 데이타버퍼(10)를 제어하여 상기 기억부(6)에 저장된 데이타신호를 출력 및 처리하게 구성함을 특징으로 하는 8비트 및 16비트 중앙처리 장치를 이용한 데이타신호 처리장치.In the data signal processing apparatus for processing the data signal of the host (1) (2) input via the interface (3) (4) after the 8-bit central processing unit (5) is stored in the storage unit (6) The 16-bit CPU 8 controls the address buffer 9 and the data buffer 10 according to the interrupt signal output from the interrupt controller 7 under the control of the 8-bit CPU 5. 6) A data signal processing apparatus using 8-bit and 16-bit central processing units, characterized in that for outputting and processing the data signals stored in 6).
KR1019860003886A 1986-05-19 1986-05-19 Data signal processing apparatus KR890001798B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019860003886A KR890001798B1 (en) 1986-05-19 1986-05-19 Data signal processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860003886A KR890001798B1 (en) 1986-05-19 1986-05-19 Data signal processing apparatus

Publications (2)

Publication Number Publication Date
KR870011547A KR870011547A (en) 1987-12-24
KR890001798B1 true KR890001798B1 (en) 1989-05-22

Family

ID=19250020

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003886A KR890001798B1 (en) 1986-05-19 1986-05-19 Data signal processing apparatus

Country Status (1)

Country Link
KR (1) KR890001798B1 (en)

Also Published As

Publication number Publication date
KR870011547A (en) 1987-12-24

Similar Documents

Publication Publication Date Title
KR860003556A (en) Interrupt control system
KR890001798B1 (en) Data signal processing apparatus
KR910021155A (en) Video signal processing system
KR830008221A (en) Numerical Control Device
KR920006870A (en) Data processing device
KR970004521B1 (en) Computer i/o board control apparatus
KR910008254Y1 (en) Circuit for expanding capacity of dmac
KR900003620Y1 (en) Paralell output generating for 16 bits
KR890003024Y1 (en) Cash memory control circuit
KR890004536Y1 (en) Micro computer's interrupt circuit
KR940005002Y1 (en) I/o device capable of 16-bit operating in rom bias
KR890004223Y1 (en) Operation data signal input apparatus of phonetic analysis system
KR100336743B1 (en) Processing circuit for data
KR940004446A (en) Bus interface device
JPS62259158A (en) Interruption request circuit
JPS56110166A (en) Memory circuit
KR890010684A (en) Interface control circuit of LCD display
JPS63159938A (en) Data processor
JPS63263857A (en) Data input/output device
JPS61250736A (en) Data processing device
KR880006636A (en) Data transmission circuit using one chip microcomputer at terminal
KR880013066A (en) Quad Uwatt Chip Selection Control Circuit
JPS60252910A (en) Process input circuit of programmable controller
JPH02271456A (en) Response signal return circuit
JPS61107844A (en) Data transmission and reception system

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19930329

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee