KR890001387B1 - 위상편이 키잉 복조회로 - Google Patents
위상편이 키잉 복조회로 Download PDFInfo
- Publication number
- KR890001387B1 KR890001387B1 KR1019860002669A KR860002669A KR890001387B1 KR 890001387 B1 KR890001387 B1 KR 890001387B1 KR 1019860002669 A KR1019860002669 A KR 1019860002669A KR 860002669 A KR860002669 A KR 860002669A KR 890001387 B1 KR890001387 B1 KR 890001387B1
- Authority
- KR
- South Korea
- Prior art keywords
- phase
- circuit
- signal
- received signal
- output
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
내용 없음.
Description
제 1 도는 종래의 디비트 위상편이 키잉 복조회로의 블럭도.
제 2 도는 본 발명에 따른 위상편이 키잉 복조회로의 블럭도.
제 3 도는 본 발명에 따른 제 2 도의 블럭도의 구체회로도.
제4(a)도-제4(h)도는 0°의 위상편이 수신신호에 대한 제 3도의 각 부분의 파형도.
* 도면의 주요부분에 대한 부호의 설명
140 : 위상반전회로 150 : 제 1 샘플러
160 : 제 2 샘플러 170 : 제 1 밴드 패스필터
180 : 제 2 밴드 패스필터 190 : 제 1 극성 판정회로
200 : 제 2 극성 판정회로
본 발명은 위상편이 키잉(Phase Shift Keying ; 이하 PSK라 함) 복조회로에 관한 것으로, 특히 4위상 PSK복조회로에 관한 것이다.
통상적으로 2진 디지탈 정보를 반송파에 실어 변조하여 전송하는 방식으로 PSK변조방식이 최근 많이 사용되고 있다. 이와같은 PSK변조는 2진 디지탈데이터 통신에서 자주 사용되어지고 있다. 데이터는 일정 캐리어 주파수의 위상을 주기적으로 편이함으로써 전송되어 진다. 이와같이 위상을 주기적으로 편이함에 있어서도 2위상을 사용하여 위상편이 변조를 하는 방식과 4위상을 사용하여 위상편이 변조를 하는 방식 및 8위상을 사용하여 위상편이 변조를 하는 다상 PSK변조방식이 있으나 본 발명은 4위상 PSK변조방식으로 송신되는 디지탈 정보를 실은 반송파를 복조하는 회로에 관한 것이다.
또한 4위상 PSK변조방식은 송신되는 1위상 편이에 대하여 2진 디지트 정보가 둘씩 짝지어 있게되는 디비트(Dibit)전송이 이루어지게 되므로 1변조에 대해 2비트가 전송되므로 중.고속의 변조방식으로 사용되고 있다. 4위상 PSK변조신호를 수신하여 복조하는 방식에 있어서도 차등 PSK(Differential PSK)복조방식이 많이 사용되어 왔다. 차등 PSK복조회로는 수신신호 직전의 신호와 수신신호의 위상 비교로 이루어진다. 그러나 이러한 차등 PSK복조회로에 있어서도 기준 위상이 있어야 하는데 이와같은 기준위상을 만드는 가산회로가 존재하지 않으면 안되었다. 즉 제 1도에 도시한 바와같은 종래의 차등 4위상 PSK복조회로에 있어서는 입력단자(1)로 입력하는 수신신호를 이상기(2)를 사용하여 90°의 위상편이를 시키고 제1지연회로(3)에서 상기 이상기에서의 시간지연을 보상하여 가산기(4)로 상기 이상기(2)의 출력과 제1지연회로(3)의 출력을 가산기(4)로 가산하므로써 45의 상대위상편이를 갖는 기준상위를 만든후 상기 가산에 의해 진폭이 증가된 양만큼을 감소시키는 감쇠기(5)를 통해 1보우(Baud)의 시간을 지연시켜 인접 신호사이의 적산이 일어나게 제2지연회로(6)로 시간지연을 시키고 적산기(7)과 (8)에 의해 각각 라인(14)상의 90°위상편이 된 입력수신신호와 라인(15)상의 0°의 위상편이를 갖는 입력를 곱셈을 하고 그 출력들을 각각 제1로우 패스필터(9)와 제2로우 패스필터(10)에 입력시켜 상기 입력신호가 가지는 디비트 신호를 라인(11)과 (12)로 극성 판정을 하여 출력하므로써 A와 B로 각각 디비트의 1쌍의 디지탈신호를 얻는 방식이 사용되어 왔다.
상기의 제1도에 도시한 종래의 차등 4위상 PSK복조방식은 0°,90°,180°,270°의 위상편이에 대해 기준위상편이를 설정하여 극상판정으로 각각 비트상 11, 10, 00, 01의 그레이코오드를 복조하는 회로이지만 전송되는 ±45°, ±135°의 위상편이에 대해서는 입력신호 자체에서 0°벡터와 부가적인 기준위상이 되는 90°벡터를 발생시켜 복조를 하게 된다.
따라서 상기와 같은 차등 4위상 PSK복조회로에 있어서는 기준 위상을 발생하기 위한 가산기와 복잡한 반도체장치로 된 적산기 및 지연회로의 소자 및 진폭의 크기를 조정하기 위한 감쇠기가 필요하게되므로 회로의 복잡성을 피할 수 없게 된다.
또한 변조되어 전송되는 위상 변화에 따라 기준위상을 설정하기 위한 회로를 별도로 설계해야 하는 문제점도 발생하게 된다. 따라서 본 발명의 목적은 간단한 샘플링 방법에 의해 4위상 변조된 신호를 복조하여 디비트의 디지탈 신호를 검파하는 회로를 제공함에 있다.
본 발명의 또 다른 목적은 회로의 구성을 최소화 및 간단화하는 4위상 PSK복조회로를 제공함에 있다.
본 발명의 또 다른 목적은 소정의 클럭펄스로 입력하는 수신신호를 샘플링하고 극성판정을 함으로써 디비트의 디지탈신호를 복조하는 4위상 PSK복조회로를 제공함에 있다.
따라서 상기와 같은 본 발명의 목적을 달성하기 위하여 한쌍의 디지탈비트가 소정의 캐리어 주파수에 위상편이 변조되어 입력하는 수신신호를 위상편이 복조하는 회로에 잇어서, 상기 수신신호를 입력하여 상기 수신신호의 위상을 반전하는 위상반전회로와, 상기 수신신호와 상기 위상반전회로에서 출력하는 상기 수신신호에 위상 반전된 신호를 상기 캐리어 주파수와 대략 같은 주파수이며 소정의 위상차를 갖는 제 1클럭 및 제 2클럭의 "하이" 및 "로우"상태에서 샘플링하여 출력하는 제 1샘플러 및 제 2 샘플러와, 상기 샘플러들에서 각각 출력하는 상기 샘플링된 신호를 매끄럽게 파형 정형을 함과 동시에 이득조절 및 소정주파수 대역을 통과시켜 잡음을 제거하는 제 1밴드 패스필터 및 제 2 밴드 패스필터와, 상기 밴드 패스필터들에서 출력하는 상기 파형 정형된 신호를 소정의 드레쉬 홀드전압에서 극성을 판정하므로써 상기 수신신호에 실려있는 디지탈신호를 각각 출력하여 제 1 극성 판정회로 및 제 2 극성 판정회로로 구성함을 특징으로 한다.
이하 본 발명을 도면을 참조하여 상세히 설명한다.
제 2 도는 본 발명에 따른 4위상편이 복조회로의 블럭도로서 4위상 변조된 수신신호를 입력하여 180°의 위상 반전을 하는 위상 반전회로(140)와, 상기 위상반전회로(140)의 출력과 상기 수신신호를 입력하고 단자(120)(130)로 각각 입력하는 제 1클럭 및 제 2클럭의 "하이" 또는 "로우"에 따라 상기 수신신호 또는 위상반전된 신호를 샘플링하여 출력하는 제 1샘플러(150) 및 제 2샘플러(160)와, 상기 제 1샘플러(150)와 제 2샘플러(160)에서 출력하는 샘플링 파형을 매끄럽게 하며 증폭함과 동시에 소정 주파수 대역만 통과시키는 제 1밴드 패스필터(170) 및 제 2밴드 패스필터(180)와, 상기 제 1밴드 패스필터(170) 및 제2밴드 패스필터(180)의 출력을 소정의 드레쉬홀드전압에서 극성을 판정하여 디지탈신호를 출력하는 제 1 극성 판정회로(190) 및 제 2극성 판정회로(200)로 구성된다.
지금 4위상 PSK변조된 신호를 수신하여 입력단자(100)로 입력하면 이 수신신호는 라인(102) 및 (104)를 통해 각각 제 1샘플러(150) 및 제 2샘플러(160)에 입력함과 동시에 위상 반전회로(140)에 입력하여 상기 수신신호는 180°위상이 반전되고 이 반전된 신호는 라인(106) 및 (108)을 통해 각각 제 1샘플러(150) 및 제 2샘플러(160)에 입력한다. 한편 상기 제 1샘플러(150) 및 제 2샘플러(160)에서 각각 입력단자(120)와 (130)을 통해 제 1클럭과 제 2클럭이 입력한다. 제 1클럭과 제 2클럭은 디지탈 신호가 실리는 캐리어 주파수의 주기와 대략같은 값을 갖도록 도시하지 않은 회로에서 클럭을 발생시킨 구형파의 펄스열들이다. 또한 제 1클럭과 제 2클럭의 위상차는 대략 90°의 위상차를 갖게된다. 따라서 제 1샘플러(150) 및 제 2샘플러(160)에 각각 입력하는 제 1클럭과 제 2클럭펄스가 "하이"일때는 도선(106) 및 (108)로 입력하는 수신신호의 180°위상반전된 신호가 샘플링되어 각각 출력하며 상기 펄스가 "로우"일때는 도선(102) 및 (104)로 입력하는 수신신호가 샘플링되어 각각 출력한다. 이와같이 출력한 샘플링신호들은 각각 제 1밴드 패스필터(170) 및 제 2밴드 패스필터(180)에 입력하여 매끄럽게 파형이 정형됨과 동시에 어느 정도의 증폭도 되고 잡음이 제거되어 소정주파수만이 통과되어 출력하게 된다.
상기 소정의 증폭이 파형 정형이 되어 출력한 신호는 제 1극성판정회로(190) 및 제 2극성판정회로(200)에 입력하고 소정의 드레쉬홀드전압에 의해 "정" 또는 "부"의 디지탈 신호를 라인(192)와 (202)로 각각 출력하게 된다. 따라서 수신신호에 대해 출력라인(192)와 (202)의 디지탈 출력신호 A 및 B는 "0" 또는 "1"의 병렬1비트가 출력하게 된다. 예를들어 입력단자(100)로 입력하는 0°의 위상 변화를 갖는 수신 아나로그신호가 입력하면 제 1샘플러(150) 및 제 2샘플러(160)에서 샘플링되어 출력하는 샘플링 신호들을 제 1밴드 패스필터 (170) 및 (180)으로 파형정형하여 제 1극성 판정회로(190) 및 제 2극성판정회로(200)로 극성판정을 하면 출력라인(192)와 (202)에는 각각 음이되는 "0"의 신호가 출력하게 된다.
즉 위상변화에 대한 디비트관계과 A 및 B에서의 극성 관계는 하기의 표와같이 대응시킬 수 있다.
이하 본 발명의 구체예의 일실시예를 도면을 참조하여 상세히 설명한다.
제 3도는 본 발명에 따른 제 2도의 블럭도를 구체화한 실시예의 회로도로써 음성신호의 전송에 사용할 수 있는 4위상 PSK복조회로이다. 도면중 저항 R1과 연산증폭기(142) 및 피이드백 저항 R2로 구성된 부분이 제 2도의 위상 반전회로(140)에 대응하는 것으로써 입력단자(100)로 입력하는 위상변조된 수신신호가 저항 R1을 통해 연산증폭기(142)의 반전단자에 접속되고 비반전단자는 접지되며 저항 R2는 상기 연산증폭기(142)의 출력단자에서 피이드백되어 반전단자에 접속된다. 따라서 위상반전회로(140)는 R1=R2로 함으로써 반전증폭율이 1이며 입력신호의 위상만이 반전하도록 설계한다. 위상반전회로(140)의 출력
는 라인(106) 및 (108)을 통해 입력단자(100)로 입력하는 수신신호 X(t)의 라인(102) 및 (104)와 함께 제 1샘플러(150) 및 제2샘플러 (160)에 접속하며 제 1클럭 CLK1와 제 2클럭 CLK2를 단자(120) 및 (130)을 통해 입력한다. 상기 제 1샘플러(150)와 제 2샘플러(160)은 상술한 두개 라인(102)(106)과 (104)(108)으로 입력하는 신호를 상기 제1클럭 CLK1과 제2클럭 CLK2의 제어에 의해 어느 한 신호를 스위칭하여 출력하는 2입력 멀티플랙서로 설계한다. 따라서 제 1클럭 CLK1와 제 2클럭 CLK2가 "하이"일때는 라인(106)(108)의 신호 즉 수신신호의 위상 반전된 신호
가 출력단자로 출력하며 "로우"일때는 라인(102)(104)의 신호 즉 수신신호 X(t)가 출력하도록 설계한다. 또한 제 1클럭 CLK1과 제 2클럭 CLK2는 전술한 바와같이 변조하는 캐러어 주파수(본 실시예에서는 약 1200HZ)와 대략 같은 주파수를 갖는 클럭펄스의 열들로서 타임편차 약 200-208μs가 되는 약90°의 위상편차를 갖는다.
한편 저항 R3A-R5A와 캐패시터, C1A, C2A및 연산 증폭기(172)로 구성된 부분과, 저항 R3B-R5B와 캐패시터 C1B, C2B및 연산증폭기(182)로 구성된 부분이 각각 제2도의 제 1 밴드 패스필터(170)과 제 2밴드 패스필터(180)에 대응하며 대역통과 주파수가 300HZ-3,400HZ의 음성주파수가 되게 수동소자들의 값을 조정하며 동시에 소정의 반전증폭율을 갖도록 조정될 수 있는 2차 밴드 패스필터들이다. 따라서 상기 밴드 패스필터(170)(180)들은 수동소자의 값들에 의해 소정의 반전증폭율을 갖고 잡음 제거를 할 수 있으며 샘플링되 입력하는 신호를 매끄럽게 파형정형을 할 수 있게된다. 또한 저항R6A와 풀업저항 R7A및 연산증폭기(194)로 구성된 부분과 저항 R6B및 풀업저항 R7B및 연산증폭기(204)로 구서오딘 부분이 각각 제 2도의 제 1극성판정회로(190) 및 제 2극성판정회로(200)에 대응하는 소정의 드레쉬홀드 전압에서 일정반전 출력을 하는 판단 비교기들이다. 따라서 상기 극성판정회로(190) 및 (200)은 입력전압이 상기 음의 드레쉬홀드 전입이하 일때에는 양의 직류레벨을 출력하며 상기 드레쉬홀드 전압이상의 값에 대해서는 음의 직류레벨을 출력하는 비교기가 된다.
제4(a)도-제4(h)도는 수신입력이 0°의 위상변화를 갖는 경우의 제3도의 각 부분의 파형도이다.
이하 제 4도의 파형도를 참조하여 제 3도의 본 발명에 따른 실시예를 상세히 설명한다.
제4(a)도는 제 3도의 입력단자(100)으로 입력하는 0°의 위상편이를 갖는 경우 캐리어 주파수에 디지탈신호가 변조된 아나로그 수신파형을 보인 도면이다. 제4(a)도의 수신파형 X(t)가 입력단자(100)을 통해 위상 반전회로(140)에 입력하면 상기 위상반전회로(140)의 출력은 전술한 바와같이 위상만 반전되어 반전신호
가 출력하여 제4(b)도와 같이 된다. 따라서 전술한 제4(a)도의 수신신호 X(t)와 이 수신신호 X(t)가 반전된 제4(b)도의 신호
는 각각 라인(102), (104) 및 (106)(108)을 통해 제 1샘플러(150) 및 제 2샘플러(160)에 입력함과 동시에 제4(c)도 및 제4(d)도에 나타낸 바와같은 제 1클럭 CLK1과 제 2클럭 CLK2가 각각 입력단자(120) 및 (160)을 통해 입력함으로써 샘플링을 하게된다.
따라서 상기 제 1클럭 CLK1과 제 2클럭 CLK2가 "하이"일때에는 반전신호
를 샘플링하고 "로우"일때는 수신신호 X(t)를 각각 샘플링하므로 제1샘플러(150)의 출력은 제4(e)도와 같이 되며 제 2샘플러(160)의 출력은 제4(f)도와 같은 파형을 그린다. 그러므로 제4(e)도의 파형은 제 1밴드 패스필터(170)로 입력하여 소정의 증폭과 동시에 고주파성분은 제거되며 매끄러운 파형으로 정형되어 반전된 파형이 출력하므로써 제4(g)도와 같은 파형이 출력하는 한편 제4(f)도의 파형은 제 2밴드 패스필터(180)으로 입력하여 전술한 제 1밴드 패스필터(170)의 경우와 마찬가지 방법으로 제4(h)도와 같은 파형이 출력하게 된다. 전술한 제4(g)도 및 제4(h)도의 파형은 제 1극성 판정회로(190)와 제 2극성판정회로(200)로 각각 입력한다. 이때 상기 제 1극성판정회로(190)와 제 2극성판정회로(200)의 음의 드레쉬 홀드전압은 제4(g)도 및 제4(h)도위 점선인 a와 같은 레벨이므로 상기 제 1극성판정회로(190)와 제 2극성판정회로(200)의 출력은 반전 비교되므로 음의 일정출력 전압을 라인(192)와 (202)로 각각 출력하여 A="O" B="O"의 디비트를 출력하게 된다.
따라서 수신입력의 위상편이가 0°일때는 전술한 바와같이 A="O" B="O"의 병렬디지탈신호가 복조되어 출력하며 이 병렬 디지탈신호는 도시하지 않은 병렬-직렬 변환회로에 의해 직렬신호로 변환되고 컴퓨터 또는 필요에 따라 디지탈신호를 아나로그 신호로 변환하여 음성신호로 전달되게 된다.
한편 수신입력의 위상편이가 90°, 180° 또는 270°일때에도 전술한 바와 마찬가지로 제 1클럭 CLK1과 제 2클럭 CLK2의 샘플링에 의해 전술한 표에서 보인 바와같은 디비트를 병렬 출력하게 된다.
전술한 바와같이 본 발명은 종래의 차등 PSK복조방식과 같은 복잡한 회로구성을 하지 않고서도 간단히 회로구성으로 디비트 PSK복조를 할 수 있어 제작공정의 수고를 덜 수 있을뿐만 아니라 샘플링 클럭의 소정 위상관계에 의해 0°, 90°, 180°, 270°의 위상편이 변조뿐만 아니라 ±45°, ±135°의 위상편이 변조신호의 복조에도 회로구성의 변동없이 사용할 수 있는 이점을 갖게된다. 또한 사용소자도 통상적으로 사용하는 연산증폭기를 사용하므로써 설계의 복잡성을 면할 수 있는 이점을 갖게 된다.
Claims (2)
- 한쌍의 디지탈비트가 소정의 캐리어 주파수에 위상편이 변조되어 입력하는 수신신호를 위상편이 복조하는 회로에 있어서, 상기 수신신호를 입력하여 상기 수신신호의 위상을 반전하는 위상반전회로(140)와, 상기 수신신호가 상기 위상반전회로에서 출력하는 상기 수신신호에 위상 반전된 신호를 상기 캐리어 주파수와 대략 같은 주파수이며 소정의 위상차를 갖는 제 1클럭 및 제 2클럭의 "하이" 및 "로우"상태에서 샘플링하여 출력하는 제 1샘플러(150) 및 제 2샘플러(160)와, 상기 샘플러들에서 각각 출력하는 상기 샘플링된 신호를 매끄럽게 파형정형을 함과 동시에 이득조절 및 소정주파수 대역을 통과시켜 잡음을 제거하는 제 1밴드 패스필터(170) 및 제 2밴드 패스필터(180)와, 상기 밴드 패스필터들에서 출력하는 상기 파형정형된 신호를 소정의 드레쉬홀드전압에서 극성을 판정하므로써 상기 수신신호에 실려있는 디지탈신호를 각각 출력하는 제 1극성 판정회로(190) 및 제 2극성 판정회로(200)로 구성함을 특징으로 하는 복조회로.
- 제 1항에 있어서, 제 1샘플러(150) 및 제 2샘플러(160)의 제 1클럭 및 제 2클럭은 대략 90°의 위상차를 갖고 입력 수신신호 또는 위상 반전된 수신호를 샘플링함을 특징으로 하는 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860002669A KR890001387B1 (ko) | 1986-04-08 | 1986-04-08 | 위상편이 키잉 복조회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019860002669A KR890001387B1 (ko) | 1986-04-08 | 1986-04-08 | 위상편이 키잉 복조회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR870010714A KR870010714A (ko) | 1987-11-30 |
| KR890001387B1 true KR890001387B1 (ko) | 1989-05-02 |
Family
ID=19249313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019860002669A KR890001387B1 (ko) | 1986-04-08 | 1986-04-08 | 위상편이 키잉 복조회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890001387B1 (ko) |
-
1986
- 1986-04-08 KR KR1019860002669A patent/KR890001387B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR870010714A (ko) | 1987-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4181967A (en) | Digital apparatus approximating multiplication of analog signal by sine wave signal and method | |
| US4344178A (en) | Costas loop QPSK demodulator | |
| EP0321021A2 (en) | Data demodulator baud clock phase locking | |
| IL107656A (en) | Demodulator | |
| AU660878B2 (en) | Differential detection demodulator | |
| US6243431B1 (en) | Symbol timing recovery apparatus | |
| US6959054B2 (en) | Filter bank and receiver for processing continuous phase modulated signals | |
| EP0085515A1 (en) | Encoder apparatus for transmitting binary data and transmitting and receiving apparatus | |
| US3991377A (en) | Differential phase shift keying demodulator | |
| US6304136B1 (en) | Reduced noise sensitivity, high performance FM demodulator circuit and method | |
| KR890001387B1 (ko) | 위상편이 키잉 복조회로 | |
| US5067140A (en) | Conversion of analog signal into i and q digital signals with enhanced image rejection | |
| EP0320058A2 (en) | Data demodulator carrier phase error detector | |
| EP0244057B1 (en) | Communication system, receiver and transmitter and method of data retrieval | |
| JPS63109626A (ja) | デジタル通信方式 | |
| EP0729251B1 (en) | Data reproducing unit with sampling | |
| EP0591748A1 (en) | Method and circuit for estimating the carrier frequency of PSK signals | |
| US4461011A (en) | Method and apparatus for converting binary information into a high density single-sideband signal | |
| JPH05183593A (ja) | 遅延検波回路 | |
| US4348769A (en) | Circuitry for extraction of a transmission clock signal from-modulated data transmissions | |
| KR100289404B1 (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| US4777453A (en) | Quadrature amplitude modulator using switched capacitor filter | |
| Fang | New methods to generate vestigial-sideband signal for data transmission | |
| GB2213663A (en) | Data demodulator carrier phase locking |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050420 Year of fee payment: 17 |
|
| EXPY | Expiration of term |