KR890001017Y1 - 리셋트 회로 - Google Patents

리셋트 회로 Download PDF

Info

Publication number
KR890001017Y1
KR890001017Y1 KR2019850017680U KR850017680U KR890001017Y1 KR 890001017 Y1 KR890001017 Y1 KR 890001017Y1 KR 2019850017680 U KR2019850017680 U KR 2019850017680U KR 850017680 U KR850017680 U KR 850017680U KR 890001017 Y1 KR890001017 Y1 KR 890001017Y1
Authority
KR
South Korea
Prior art keywords
voltage
reset
transistor
microprocessor
input
Prior art date
Application number
KR2019850017680U
Other languages
English (en)
Other versions
KR870010899U (ko
Inventor
이춘호
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850017680U priority Critical patent/KR890001017Y1/ko
Publication of KR870010899U publication Critical patent/KR870010899U/ko
Application granted granted Critical
Publication of KR890001017Y1 publication Critical patent/KR890001017Y1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/2865—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

리셋트 회로
제1도는 종래의 리셋트 회로.
제2도는 본 고안의 회로도.
제3도는 본 고안의 파형도.
* 도면의 주요부분에 대한 부호의 설명
1 : 전원정류부 2 : 입력신호감지부
3 : 마이크로프로세서 T : 트랜스
AC : AC전원 B : 브릿지정류회로
ZD1,ZD2: 제너다이오드 TR1∼TR3: 트랜지스터
RST : 리셋트단자 VSS, VDD: 전원단자
본 고안은 마이크로프로세서가 채용된 전자회로의 리셋트 회로에 관한 것으로, 특히 직류전원부의 입력전압을 감지하여 마이크로프로세서의 초기상태를 설정하는 리셋트회로에 관한 것이다.
일반적으로 컴퓨터등에서와 같이 집적회로화된 플립플롭등으로 회로구성시켜 디지탈 신호를 처리하도록 된 회로에 있어서는 시간에 따른 정보의 정확한 전송 및 처리가 요구되는 바, 이런 경우에는 특히 초기상태에서의 리셋트기능이 정확하여야만 신뢰성있는 출력을 얻을수 있게 된다. 그런데 종래의 리셋트회로는, 제1도와 같이 구성되어, 저항과 콘덴서의 시정수로 리셋트 시간을 조정하여 되어있는데, 이러한 회로에서 전원스위치를 짧은 시간내에 온상태로 전환시키면, 오프상태하에서 콘덴서가 충분히 방전하기전에 다시 전원이 인가되어버려 콘덴서가 충분히 방전하기전에 다시 전원이 인가되어버려 안정된 리셋트 펄스가 출력되지 못하게 되고, 또한 짧은 시간의 전원변동에 대해서도 리셋트 동작을 정확하게 하지 못하여 오동작이 유발되는 단점이 있었다.
본 고안은 상기한 문제점을 해결하기 위한 것으로, 리셋트 신호를 마이크로 프로세서 입력단에 인가되는 전압에 연관하여 직접적으로 발생시키지 않고, 입력전압이 안정된 수준으로 유지된 연후에 리셋트 신호를 발생시키므로써 전원변동에 따른 오동작의 발생을 배제하고자 안출된 것이다.
이하 본 고안의 구성 및 작용, 효과를 예시도면인 제2도와 제3도를 참조하여 상세히 설명하면 다음과 같다.
본 고안은 AC전원(AC)이 연결된 트랜스(T)에 브릿지 정류회로(B)와 콘덴서 (C1)(C2), 제너다이오드(ZD1) 및 트랜지스터(TR1)로 구성된 직류전원공급부(1)가 연결되고, 상기 직류전원공급부(1) 후단에 제너다이오드(ZD2)와 트랜지스터(TR2) (TR3), 저항(R2∼R6) 및 콘덴서(C3)로 구성된 입력신호감지부(2)가 연결되며, 상기 입력신호 감지부(2)의 출력측에 마이크로프로세서(3)가 연결된 구조로 되어 있다.
제2도는 상기한 구조로된 본 고안의 구성도이고, 제3도는 본 고안의 파형도로서, AC 전원단에 제3도의 A부분까지의 AC전원(Vin)이 인가되면, 상기 AC전원은 트랜스(T)에 유기된 후 브릿지정류회로(B)에 의해서 전파정류된 다음 평활콘덴서(C1)에 충전된다. 평활콘덴서(C1)에 충전된 전압은 저항(R1)과 제너다이오드(ZD1)에 의해 분압되어 콘덴서(C2)에 축적된다. 그러므로 콘덴서(C2) 양단의 전압은 저항(R3)을 매개하여 트랜지스터(TR2)의 베이스단자에 인가됨과 더불어 마이크로프로세서(3)의 동작전원단자(VSS)에 인가된다. 따라서 트랜지스터(TR2)는 턴오프되고, 트랜지스터(TR3)는 베이스단자에 접지전압이 인가되고, 에미터 단자에는 입력전압이 저항(R4)를 매개하여 인가되므로 턴온 되게 되며, 트랜지스터(TR3)의 컬렉터단자 하이신호가 마이크로프로세서(3)의 리셋트단자에 인가되므로 마이크로프로세서 (3)는 리셋트 동작을 유지하게 된다.
한편 입력전압이 계속 증가하여 제너다이오드(ZD2)가 제3도의 동작전압인 (Vr)을 초과하기전 B점까지는 상기한 상태와 같이 계속 마이크로프로세서(3)는 리셋트 동작을 유지하게 된다.
그러나 제너다이오드(ZD2)가 제3도의 동작전압(Vr)을 초과하게 되면, 즉 B 전 이상이되면 입력신호감지부(2)내의 제너다이오드(ZD2)가 턴온되므로 저항(R2∼R4)을 적당히 조절하여 저항(R3) 양단의 전압강하가 저항(R4) 양단의 전압강하 + 트랜지스터(R2)의 에미터와 베이스 사이의 전압보다 크게하면 트랜지스터(TR2)의 에미터와 베이스사이의 전위차가 0.7V 이상 유지되게 되면 트랜지스터(TR2)는 턴온되고, 트랜지스터(TR3)의 에미터와 베이스사이의 전압은 트랜지스터(TR3)의 에미터와 컬렉터사이의 전원과 동일하므로 트랜지스터(TR3)의 에미터와 베이스사이에 0.7V 이상의 전압을 인가하지 못하게 되므로 트랜지스터(TR3)는 턴오프되게 된다. 따라서 트랜지스터(TR3)의 컬렉터단자에 연결된 마이크로프로세서(3)의 리셋트단자(RST)에는 로우신호가 입력되므로 마이크로프로세서(3)는 정상동작을 하게 된다.
한편 마이크로프로세서(3)가 정상동작을 행하던중 전원을 오프하게 되면 입력전원(Vin)의 값은 제3도와 같이 점점 덜어지게 된다. 이때 전원이 제너다이오드 (ZD2)의 오프전압지점인 제3도의 C점 〔저항(R3)의 양단에 전압강하가<VR4양단전압강하+VEB(트랜지스터 TR2의 에미터와 베이스사이의 전압)〕에 이르게 되면 상기한 바와 같이 트랜지스터(TR2)의 베이스단자에는 하이전압이 인가되게 되므로 트랜지스터 (TR2)는 턴오프되게 되고, 트랜지스터(TR3)의 베이스단자에는 접지전압이 인가되고 에미터단자에는 입력전압이 저항(R4)를 매개하여 인가되므로 턴온되게 되며, 트랜지스터(TR3)의 컬렉터단자 하이신호가 마이크로프로세서(3)의 리셋트단자에 연결되므로 마이크로프로세서(3)는 리셋트기능을 수행하게 된다.
한편, 저항(R5)과 저항(R6)의 값을 다르게하여 트랜지스터(TR2) 또는 트랜지스터(TR3)가 턴온되었을 때 저항(R4) 양단의 인가전압을 다르게 함으로써 제3도의 B점과 C점의 값에 차이를 둔 것은 입력전압에 미세한 리플전압이 발생될 경우 미세한 리플전압이 하이가될 때에는 마이크로프로세서(3)가 정상동작을 하게되고, 리플전압이 로우로 떨어질때에는 마이크로프로세서(3)가 리셋트되는 것을 반복하게 되므로 마이크로프로세서(3)가 미세한 리플전압에 의해서도 정상동작과 리셋트되는 것을 반복할수 없는 확실한 리셋트전압을 인가하여 오동작을 방지하기 위해서이다.
상기한 바와 같이 본 고안은 마이크로프로세서가 내장된 회로에서 제너다이오드와 트랜지스터를 사용한 입력신호 감지부를 설치하여 전원 온·오프시 입력전원을 감지하므로써 충분한 리셋트전압레벨과 릿세트펄스폭을 갖게하므로 확실한 리셋트 동작이 실시되어 마이크로프로세서의 오동작이 방지되는 효과가 있다.

Claims (1)

  1. AC전원(AC)이 연결된 트랜스(T)에 브릿지 정류회로(B)와 콘덴서(C1)(C2), 제너다이오드(ZD1) 및 트랜지스터(TR1)로 구성된 직류전원공급부(1)가 연결되고, 상기 직류전원공급부(1) 후단에 제너다이오드(ZD2)와 트랜지스터(TR2)(TR3), 저항(R2∼R6) 및 콘덴서(C3)로 구성되어 입력신호를 감지하여 마이크로프로세서(3)의 리셋트단자 (RST)에 인가되는 전압을 조절하는 입력신호감지부(2)가 연결되며, 상기 입력신호감지부(2)의 출력단자에는 마이크로프로세서(3)가 연결되어, 직류전원부의 전압을 감지하여 입력전압이 안정된 수준으로 유지된 상태에서 리셋트신호를 해제 및 발생시켜 입력전압 상승시와 하강시 리셋트의 발생 및 해제의 입력전압에 히스테리를 두어 전원변동에 따른 오동작을 방지할 수 있는 것을 특징으로 하는 리셋트회로.
KR2019850017680U 1985-12-26 1985-12-26 리셋트 회로 KR890001017Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850017680U KR890001017Y1 (ko) 1985-12-26 1985-12-26 리셋트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850017680U KR890001017Y1 (ko) 1985-12-26 1985-12-26 리셋트 회로

Publications (2)

Publication Number Publication Date
KR870010899U KR870010899U (ko) 1987-07-15
KR890001017Y1 true KR890001017Y1 (ko) 1989-03-28

Family

ID=19247554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850017680U KR890001017Y1 (ko) 1985-12-26 1985-12-26 리셋트 회로

Country Status (1)

Country Link
KR (1) KR890001017Y1 (ko)

Also Published As

Publication number Publication date
KR870010899U (ko) 1987-07-15

Similar Documents

Publication Publication Date Title
KR970031201A (ko) 5핀을 갖는 능동역률보정집적회로(an active power factor correction IC with 5 pins)
KR890001017Y1 (ko) 리셋트 회로
EP0030816B1 (en) A.c. electrical supply signalling arrangements
US4613808A (en) Fault detector for an alternator
US4045732A (en) Device for sensing the operative status of electrical equipment
GB2303022A (en) Parallel-connected telephone use determination
JP2857442B2 (ja) 電源装置の低電圧検出装置
JPH0435714Y2 (ko)
JPS59206772A (ja) 瞬時停電検知装置
JPH0339738Y2 (ko)
JP2546019B2 (ja) 停電検出回路
JP4136134B2 (ja) 直流電源回路
JPH09318680A (ja) 電源断検出回路
KR930004372Y1 (ko) 직류다운 경고기능을 갖는 파워 굿 신호회로
KR850000259Y1 (ko) 리셋트(Reste) 회로
KR900006786Y1 (ko) 마이콤의 오동작 방지회로
JPH0313786Y2 (ko)
JPH0145223Y2 (ko)
KR970007579A (ko) 전원 오프 감지 회로
JPS5987371A (ja) 停電検出装置
JPS5478423A (en) Voltage detection circuit
JPH0448551Y2 (ko)
JP2003279659A (ja) 用紙検出装置および用紙検出方法
JPS6118462Y2 (ko)
JPS61132033A (ja) 停電検出装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee