KR890000306B1 - Circuit for prevention of excess voltage - Google Patents

Circuit for prevention of excess voltage Download PDF

Info

Publication number
KR890000306B1
KR890000306B1 KR1019850008022A KR850008022A KR890000306B1 KR 890000306 B1 KR890000306 B1 KR 890000306B1 KR 1019850008022 A KR1019850008022 A KR 1019850008022A KR 850008022 A KR850008022 A KR 850008022A KR 890000306 B1 KR890000306 B1 KR 890000306B1
Authority
KR
South Korea
Prior art keywords
output
circuit
terminal
unit
shutdown
Prior art date
Application number
KR1019850008022A
Other languages
Korean (ko)
Other versions
KR870004545A (en
Inventor
김철진
Original Assignee
동양정밀공업 주식회사
권혁조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동양정밀공업 주식회사, 권혁조 filed Critical 동양정밀공업 주식회사
Priority to KR1019850008022A priority Critical patent/KR890000306B1/en
Publication of KR870004545A publication Critical patent/KR870004545A/en
Application granted granted Critical
Publication of KR890000306B1 publication Critical patent/KR890000306B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/20Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage

Abstract

The circuit prevents application of excess voltage output occurring on an abnormality of the power source. The circuit comprises a line filter (1), a regulating cir. section (2) for converting AC to DC, IC power source (3), PWM control section (4), protective circuit (5) against an excess voltage application, output regulating circuit (6) for maintaining a constant DC output, and detection circuit (7) for detecting the steady voltage output and providing against an excess voltage output from the source.

Description

전원 공급기의 과전압 보호 및 출력 상태 검지회로Overvoltage protection and output state detection circuit of power supply

제1도는 본 발명을 포함한 전원공급장치의 전체구성블럭도.1 is an overall block diagram of a power supply including the present invention.

제2도는 제1도의 PWM 제어부(4)의 내부 회로 구성도.2 is an internal circuit diagram of the PWM controller 4 of FIG.

제3도는 제1도의 본 발명인 과전압보호 및 출력상태 검지회로(7)의 세부회로도.3 is a detailed circuit diagram of the overvoltage protection and output state detection circuit 7 of the present invention.

제4도는 입력교류 전원 온/오프시의 출력 직류 전원상태도.4 is an output DC power supply state when input AC power is on / off.

본 발명은 직류전원공급장치에 관한 것으로서, 컴퓨터등의 전자기기에 공급되는 규정치의 직류전원이 전원공급장치의 이상으로 인해 출력단에 과전압이 인가되는 것을 방지하기 위한 전원공급기의 과전압 보호 및 출력상태 검지회로에 관한 것이다. 일반적으로 직류 전원 공급장치는 회로 내부의 이상상태 및 입력 전원의 이상으로 인하여 출력단에 규정치 이상의 과전압이 나타나 컴퓨터등의 부하에 인가되어 고장을 초래하는 문제점이 있었다.The present invention relates to a DC power supply device, the overvoltage protection and output state detection of the power supply for preventing the overvoltage is applied to the output terminal due to the abnormality of the power supply device of the DC power supply of a prescribed value supplied to electronic devices such as computers It is about a circuit. In general, a DC power supply device has a problem that an overvoltage of a predetermined value or more occurs at an output terminal due to an abnormal state inside a circuit and an abnormality of an input power supply, which is applied to a load such as a computer, causing a failure.

본 발명은 상기와 같은 종래의 문제점을 해결한 것으로 첨부된 도면에 의해 회로 구성 및 작용효과를 상세히 설명하면 다음과 같다.The present invention solves the conventional problems as described above with reference to the accompanying drawings in detail the circuit configuration and operation effects as follows.

제1도는 본 발명을 포함한 직류전원 공급장치의 전체회로 구성 블럭도로서 저역통과필터 인 라인필터(1), 교류를 직류로 변환하기 위한 정류회로부(2), PWM IC에 일정한 정전압을 공급하기 위한 IC 전원공급부(3), 펄스폭을 제어하기 위한 PWM제어부(4), 과전류로 부터 회로를 보호하기 위한 과전류 보호회로부(5), 일정직류 출력을 유지하기위한 출력 정류회로부(6) 및 과전압 발생으로부터 회로를 보호하고 직류 출력전압의 안정상태를 인지하기 위한 과전압 보호 및 출력상태검지회로(7)로 구성 되어 있다.1 is a block diagram showing the overall circuit configuration of a DC power supply including the present invention, a low pass filter in-line filter (1), a rectifier circuit unit (2) for converting AC into DC, and a constant constant voltage for supplying a PWM IC. IC power supply (3), PWM control (4) for controlling pulse width, overcurrent protection circuit (5) for protecting circuit from overcurrent, output rectifier circuit (6) for maintaining constant DC output and overvoltage generation It is composed of an overvoltage protection and an output state detection circuit (7) to protect the circuit from the damage and to recognize the stable state of the DC output voltage.

이하 본 발명의 회로 동작을 설명하면 다음과 같다.Hereinafter, the circuit operation of the present invention will be described.

제1도의 교류 전원 입력 단자를 통해 입력되는 교류전원이 라인필터(1)를 거쳐 IC 전원공급부(3)에 입력되면 IC 전원 공급부(3)에서 출력되는 일정의 정전압(Vsrc)이 PWM 제어부(4)에 인가되는데 PWM 제어부(4)는 소프트 스타트(SOFT START)기능을 가지며 정상상태에서 스위칭 동작을 하기 위한 레글레이터(REGULATOR)를 내장하고 있으며 이 레글레이터가 출력 전압을 발생하도록 되어 있다. 이 레글레이터의 출력전압(Vref)은 과전압보호 및 출력상태 검지회로(7)의 기준 전압으로 사용한다. 여기서, 내부의 레글레이터가 일정 전압을 갖게 되면, 즉 소프트 스타트 기능을 완수한 상태이면 PWM 제어부(4)의 기능은 인 에이블(Enable)되어 스위칭 동작을 시작하게되고, 트랜스포머(T1)를 통하여 2차측으로 에너지의 전달이 있게 된다. 트랜스포머(T1)2차측의 인가 전압은 트랜스포머(T1)의 권선비에 따라 결정되며 펄스형태를 갖게 되고 출력정류회로부(6)에 인가되어 직류전압을 출력하도록 한다. 그러나, 이러한 출력 직류전압이 일정한 값을 갖고 원하는 상태를 유지하기 위해 출력직류전압(Vout)단자(F)는 PWM 제어부(4)의 차동 증폭기 입력단자(B)와 연결되어 일정 전압을 얻도록 구성되어 있다. 만일, 부하 및 전원 공급장치에 이상이 발생하여 과전류 또는 과전압이 발생하게 되면 과전류 보호회로(5)와 과전압 보호 및 출력상태검지회로(7)가 이상상태를 인지하여 PWM 제어부(4)를 디스에이블(Disable)하므로서 스위칭 동작을 중지하여 부하 및 전원공급기에 손상을 주지않게 된다.When the AC power input through the AC power input terminal of FIG. 1 is input to the IC power supply unit 3 through the line filter 1, the constant constant voltage Vsrc output from the IC power supply unit 3 is converted into the PWM control unit 4. The PWM control unit 4 has a soft start function and has a built-in regulator for switching operation in a steady state. The regulator generates an output voltage. The output voltage Vref of this regulator is used as a reference voltage of the overvoltage protection and output state detection circuit 7. Here, when the internal regulator has a predetermined voltage, that is, the soft start function is completed, the function of the PWM controller 4 is enabled to start a switching operation, and through the transformer T1, 2 There is a transfer of energy to the vehicle side. The applied voltage of the transformer T1 secondary side is determined according to the turns ratio of the transformer T1, has a pulse shape, and is applied to the output rectifying circuit unit 6 to output a DC voltage. However, in order for the output DC voltage to have a constant value and maintain a desired state, the output DC voltage Vout terminal F is connected to the differential amplifier input terminal B of the PWM controller 4 to obtain a constant voltage. It is. If an abnormality occurs in the load and the power supply and an overcurrent or an overvoltage occurs, the overcurrent protection circuit 5 and the overvoltage protection and output state detection circuit 7 recognize an abnormal state and disable the PWM control unit 4. (Disable) stops the switching operation and does not damage the load and power supply.

제2도는 PWM 제어부(4)의 내부회로구성도로서, 발진부(4a), 차동 증폭부(4b), 회로를 디스에이블하기 위한 셧다운부(Shut Down부 4c), 펄스폭을 제어하기 위한 PWN부(4d), 로직부(4e) 및 출력 트랜지스터(4f)로 구성되어 있는데 출력전압을 일정하게 유지하기 위하여 제1도의 단자(F)는 차동증폭기(4b)의 단자(B)와 연결되어 있고 차동증폭부(4b)의 단자(A)는 앞에 설명한 바와 같이 Vref와 연결되어 이를 비교증폭하여 이신호를 PWM부(4d)의 입력단자㉡에 인가하게 된다. 또한, R-C발진으로 인한 일정한 주파수의 삼각파는PWM 부(4d)의 입력단자㉠에 입력되 비교되어 출력된 후 논리부(4e)에 인가된다. 한편, 논리부(4e)는 플립플롬(Flip Flop)의 동작으로 펄스형의 출력신호를 발생하여 출력트랜지스터(4f)의 바이어스로 사용된다. 즉, PWM부(4d)의 비교치에 의하여 출력트랜지스터(4f)의 바이어스가 변화되는 PWM 동작을 행하게 되는 것이다.2 is an internal circuit diagram of the PWM controller 4, which includes an oscillator 4a, a differential amplifier 4b, a shutdown unit 4c for disabling the circuit, and a PWN unit for controlling the pulse width. 4d, logic 4e, and output transistor 4f. In order to keep the output voltage constant, terminal F of FIG. 1 is connected to terminal B of differential amplifier 4b and is differential As described above, the terminal A of the amplifier 4b is connected to Vref and compared and amplified to apply the signal to the input terminal PWM of the PWM unit 4d. In addition, a triangular wave of a constant frequency due to R-C oscillation is input to the input terminal 의 of the PWM unit 4d, compared, and output, and then applied to the logic unit 4e. On the other hand, the logic unit 4e generates a pulsed output signal by the flip flop operation and is used as a bias of the output transistor 4f. That is, the PWM operation in which the bias of the output transistor 4f is changed by the comparison value of the PWM section 4d is performed.

제3도는 본 발명의 요부인, 과전압보호 및 출력상태 검지회로(7)의 세부회로도로서, 출력전압비교부(7a), 셧다운 신호발생부(7b), 정전압비교부(7c), 출력전원이상감지부(7d), 셧다운 제어부(7e), 출력전원상태표 시부(7f)로 구성되어 있다. 출력전압비교부(7a)는 제1도의 출력정류회로부(6)의 출력단자(F)로 출력되는 Vout을 분압하여 PWM 제어부(4)에서 출력되는 Vref의 분압된 전압과 비교한 후, 출력된 논리 신호를 셧다운신호발생부(7b)에 인가하여 출력전압비교부(7a)의 출력논리에 따라 셧다운 신호의 논리를 PWM제어부(4)의 셧다운부(4c)입력단자(C)에 인가하므로서 PWM 제어부(4)를 인에이블 혹은 디스에이블하도록 한다. 또한, 정전압비교부(7c)에서는 출력전압비교부(7a)에서 비교하여 출력된 논리신호와 제1도의 IC 전원공급부(3)에 출력단자(D)에서 출력된 Vsrc의 분압된 전압과 비교하여 출력 논리신호를 출력전원이상감지부(7d)에 인가하여 트랜지스터(Q2)를 스위칭하므로서 출력신호를 출력전원 상태 표시부(7f)와 셧다운 제어부(7e)에 인가하도록한다. 출력 전원상태표시부(7f)는 발광다오드(LED.1)의 점등 유무에 따라 출력전원의 이상 유무를 육안으로 확인할 수 있으며, 컴퓨터등의 부하에 출력전원의 상태를 전달하여 컴퓨터등의 부하에서 이를 인지하도록 하였다. 셧다운 제어부(7e)는 컴퓨터등의 부하로 공급되는 출력전원상태 신호의 논리와 IC 전원공급부(3)출력단자(D)에서 출력된 Vsrc의 분압된 전압을 비교하여 출력신호의 논리를 셧다운 신호발생부(7b)에 인가하므로서 트랜지스터(Q1)의 온, 오프 스위칭 동작에 따라 셧다운 신호의 논리를 PWM 제어부(4)의 셧다운부(4c) 입력단자(c)에 인가하여 PWM 제어부(4)를 인에이블 혹은 디스에이블 하도록 하였다. 전원 공급 장치의 이상으로 인해 출력단에 과전압이 발생될 경우의 회로 동작을 설명하면 다음과 같다.3 is a detailed circuit diagram of the overvoltage protection and output state detection circuit 7, which is an essential part of the present invention, and includes an output voltage comparison unit 7a, a shutdown signal generator 7b, a constant voltage comparison unit 7c, and an output power abnormality sense The branch portion 7d, the shutdown control portion 7e, and the output power state display portion 7f. The output voltage comparator 7a divides Vout output to the output terminal F of the output rectifying circuit part 6 of FIG. 1 and compares it with the divided voltage of Vref output from the PWM control section 4, and then outputs the logic. The signal is applied to the shutdown signal generator 7b and the logic of the shutdown signal is applied to the shutdown terminal 4c input terminal C of the PWM controller 4 according to the output logic of the output voltage comparator 7a. Enable or disable 4). In addition, the constant voltage comparator 7c compares the logic signal output from the output voltage comparator 7a with the divided voltage of Vsrc output from the output terminal D to the IC power supply 3 of FIG. The logic signal is applied to the output power supply abnormality detection unit 7d to switch the transistor Q2 so that the output signal is applied to the output power state display unit 7f and the shutdown control unit 7e. The output power state display unit 7f can visually check whether there is an abnormality in output power depending on whether the light emitting diode (LED.1) is lit or not. This was recognized. The shutdown control unit 7e compares the logic of the output power state signal supplied to the load of the computer and the divided voltage of Vsrc output from the output terminal D of the IC power supply unit 3 to generate the shutdown signal. In response to the on / off switching operation of the transistor Q1, the logic of the shutdown signal is applied to the input unit c of the shutdown unit 4c of the PWM control unit 4 by applying the unit 7b to the PWM control unit 4. Enable or disable. Referring to the circuit operation when an overvoltage occurs in the output terminal due to an error in the power supply device is as follows.

제1도의 출력류회로부(6)출력단자(F)로 출력되는 Vout이 Vout단자에 입력되면 저항(R1), (R2)에 의해 분압되고 이 분압된 전압은 비교기(A3)의 '-'단자로 인가되며 '+'단자에는 제1도의 PWM 제어부(4)에서 출력되는 기준전압인 Vref가 Vref단자에 입력되어 저항(R3), (R4)으로 각각 분압되어 인가된다. 이때, 비교기(A3)에서는 이를 비교하여, Vout이 Vref가 분압된 값보다 큰 경우 비교기(A3)의 출력은 논리 "0"상태가 되어 저항(R19)을 통해 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터 (Q1)를 턴-온(TURN ON)시킨다. 이로써, 저항(R20)단에는 '-'전위가 나타나게 되며, 이 전위에 의해 트랜지스터(Q1)의 콜렉터 측에 연결된 제1도의 PWM 제어부(4)의 단자(C)를 논리"1"로 동작하도록 하여 PWM 제어부(4)를 디세이블 시키며, 즉시 모든 스위칭 동작을 중지시키므로서 전원공급기의 회로 및 부하로 사용되는 컴퓨터등을 보호하게 된다. 한편, 전원공급이 정상적일 경우는 비교기(A3)의 출력은 논리 "1"이 되어 트랜지스터(Q1)는 턴-오프(TURN OFF)상태가 되므로 저항(R20)양단은 전위가 나타나지 않게되어 제1도의 PWM 제어부(4)의 단자(C)는 논리"0"상태를 유지하여 회로가 정상 상태를 유지하도록 한다.When Vout outputted to the output terminal F of the output flow circuit unit 6 of FIG. 1 is input to the Vout terminal, the voltage is divided by the resistors R1 and R2, and the divided voltage is divided by the '-' terminal of the comparator A3. Vref, which is a reference voltage output from the PWM control unit 4 of FIG. 1, is input to the Vref terminal and divided and applied to the resistors R3 and R4, respectively. At this time, the comparator A3 compares this, and when Vout is greater than the divided value of Vref, the output of the comparator A3 becomes a logic " 0 " state and is applied to the base of the transistor Q1 through the resistor R19. Turn transistor Q1 ON. As a result, a '-' potential appears at the resistor R20 terminal, and the potential C operates the terminal C of the PWM control unit 4 of FIG. 1 connected to the collector side of the transistor Q1 as a logic " 1 ". This disables the PWM control unit 4 and immediately stops all switching operations, thus protecting the computer used as the circuit and load of the power supply. On the other hand, when the power supply is normal, the output of the comparator A3 becomes a logic " 1 " and the transistor Q1 is turned off, so that the potential across the resistor R20 does not appear. The terminal C of the PWM control unit 4 in the figure maintains a logic " 0 " state to keep the circuit in a steady state.

정원공급기의 직류출력상태가 정상적일 경우는 발광다이오드(LED.1)가 턴-온 되도록 하며 직류출력상태가 이상 상태인 경우 즉시, 발광아이오드(LED.1)는 턴-오프로 되며, 컴퓨터등의 부하에서 이를 인지하도록 구성하였다. 이러한 일련의 과정은 제1도의 출력정류회로(6)의 출력단(F)으로 출력되는 직류전압이 정상적인 경우 비교기(A2)의 '+'단자는 '-'단자보다 전위가 높게 구성되어 있으므로 비교기(A2)의 출력은 논리"1"상태를 갖게 된다. 또한, 비교기(A1)의'+'단자는 Vsrc가 저항(R5), (R6)으로 분압되어 있는 상태이므로 비교기(A1)의'-'단의 입력전위가 보다 높게 되어 비교기(A1)의 출력은 논리"0"의 상태가 되어 저항(R9)을 통해 트랜지스터(Q2)의 베이스에 인가되므로 트랜지스터(Q2)를 턴-온되게 하고 저항(R11)의 양단에는 '+'전위가 나타나 발광다이오드(LED.1)를 구동시키므로서 턴-온되어 논리"1"의 신호가 컴퓨터등의 부하에 전달되게 된다.When the DC output of the garden feeder is normal, the light emitting diode (LED.1) is turned on. If the DC output is abnormal, the light emitting diode (LED.1) is turned off immediately. It is configured to recognize this in the back load. In this series of processes, when the DC voltage output to the output terminal F of the output rectifying circuit 6 of FIG. 1 is normal, the '+' terminal of the comparator A2 has a higher potential than the '-' terminal. The output of A2) has a logic " 1 " state. In addition, since the '+' terminal of the comparator A1 is divided with the resistors R5 and R6, the input potential of the '-' terminal of the comparator A1 becomes higher, so that the output of the comparator A1 becomes higher. Becomes a logic " 0 " state and is applied to the base of transistor Q2 through resistor R9, thereby turning transistor Q2 on and having a '+' potential across resistor R11, resulting in a light emitting diode ( By driving LED.1), a signal of logic " 1 " is transmitted to a load of a computer lamp.

동시에, 저항(R16), (R17)으로 분압된 Vsrc의 전압은 비교기(A4)의 '-'단자에 인가되고 비교기(A4)의 '-'단자측이 높은 전위를 갖도록 구성되어 있으므로 비교기(A4)의 출력단은 논리"1"이 되어 저항(R15)을 통해 트랜지스터(Q1)의 베이스에 인가되어 트랜지스터(Q1)를 턴-오프하므로 트랜지스터(Q1)의 콜렉터측에 연결된 PWM 제어회로(4)의 단자(c)를 논리"0"상태로 하여 정상상태를 유지한다.At the same time, the voltage of Vsrc divided by the resistors R16 and R17 is applied to the '-' terminal of the comparator A4 and the comparator A4 is configured so that the '-' terminal side of the comparator A4 has a high potential. The output terminal of the < RTI ID = 0.0 >) < / RTI > becomes logic " 1 " and is applied to the base of the transistor Q1 through the resistor R15 to turn off the transistor Q1. The terminal c is kept in a logic " 0 " state to maintain a normal state.

만일, 입력정원 오프시등의 회로 이상상태가 발생하는 경우, 제1도의 출력정류회로부(6)의 출력단자(F)로 출력되는 Vout은 어느 정도의 전압을 유지할 수 있는 시간을 갖게되며 출력이 완전히 오프되기전에 POWER GOOD 신호를 NO GOOD 상태로 만들어 컴퓨터등에 전달한다. 이러한, 일련의 과정은 제4도의 도시된 라이밍도와 같이, 출력전압(Vout)이 서서히 감소되어가면 비교기(A2)의 '-'단자가 논리"1"의 상태가 되어 비교기(A2)의 출력은 논리"0"로 되고 비교기(A1)의'-'단자를 논리"0"상태로 하여 비교기(A1)의 출력을 논리"1"의 상태로 만든다.If a circuit abnormality occurs, such as when the input power is turned off, Vout outputted to the output terminal F of the output rectifying circuit section 6 of FIG. 1 has a time for maintaining a certain voltage and the output is maintained. Before turning off completely, set the POWER GOOD signal to NO GOOD and send it to a computer. In this series of processes, as shown in FIG. 4, when the output voltage Vout is gradually decreased, the '-' terminal of the comparator A2 is in a state of logic "1", and the output of the comparator A2 is The output of the comparator A1 is brought into the logic " 1 " state by setting the logic " 0 " to the logic " 0 " state of the comparator A1.

따라서, 트랜지스터(Q2)는 턴-오프로되며 저항(R11)의 양단에는 전위가 나타나지 않게 되어 발광다이오드(LED.1)를 턴-오프하고, 컴퓨터에는 논리"0"신호가 인가되어 Vout이 완전히 오프되기전에 전원의 이상상태를 먼저 감지할 수 있으며, 이러한 이상상태를 육안으로 직접 식별한 수도 있도록 구성하였다. 또한, 그외의 회로이상상태는 전술한 바와같이 PWM 제어부(4)의 단자(c)가 논리"1"의 상태가 유지됨에 따라 POWER GOOD 신호는 논리"0"로 되고 발광다이오드(LED.1)는 오프상태가 되도록 구성되어 있다.Accordingly, transistor Q2 is turned off and no potential appears at both ends of resistor R11, thereby turning off light-emitting diode LED.1, and a logic " 0 " signal is applied to the computer to completely eliminate Vout. It is possible to detect the abnormal state of the power supply before it is turned off and to identify the abnormal state directly. In addition, in other circuit abnormal states, as described above, as the terminal c of the PWM control unit 4 maintains the logic " 1 " state, the POWER GOOD signal becomes logic " 0 " and the light emitting diode (LED.1). Is configured to be off.

상술한 바와같이 본 발명은 전원공급장치에 이상이 발생하여 출력단에 과전압이 검지될 경우 이를 기준전압과 비교하여 회로동작을 정지시키므로써, 과전압으로 부터 컴퓨터등의 전자기기를 보호할 수 있고, 회로의 이상 상태를 감지하여 컴퓨터등의 자료처리 기능을 계속유지할 수 있도록 하며 사용자가 전원상태를 직접 육안으로 검지할 수 있는 장점이 있다.As described above, when the overvoltage is detected at the output terminal due to an abnormality in the power supply, the present invention stops the circuit operation by comparing it with the reference voltage, thereby protecting electronic devices such as computers from overvoltage, and By detecting the abnormal condition of the computer, it is possible to keep the data processing function of the computer and the like, and the user can directly detect the power supply state with the naked eye.

Claims (1)

본문에 설명되고 도면에 도시된 바와같이 PWM 제어부(4)와 출력정류회로부(6)의 출력단(F)사이에 과전압보호 및 출력상태검지회로(7)를 연결하는데 있어서 PWM 제어부(4)의 Vref단자(A)에 Vout및 Vout의 분압된 전압과 비교하기 위한 출력전압 비교부(7a)를 연결하고, 출력 전압비교부(7a)의 출력을 Vsro의 분압된 전압과 비교하기 위한 정전압비교부(7c)및 셧다운신호의 논리를 발생하기 위한 셧다운신호발생부(7b)의 입력단에 각각 연결하며, 정전압비교부(7c)에서 출력되는 신호가 출력전원이상 감지부(7d)에 인가되어 출력전원이상감지부(7d)에서 출력되는 논리신호가 출력정원상태표시부(7f)및 셧다운 제어부(7e)에 인가되도록 연결하여 출력전원상태표시부(7f)의 출력신호는 컴퓨터등의 부하로 전달될 수 있도록 하고, 셧다운 제어부(7e)에 인가된 출력전원이상감지부(7d)의 출력신호를 분압한 전압과 VSRC의 분압된 전압이 비교되어 출력되는 논리신호가 셧다운 신호발생부(7b)에 인가되어 셧다운 신호의 논리를 PWM 제어부(4)의 셧다운부(4c) 입력단자(c)에 인가하므로서 PWM 제어부(4)를 인에이블 혹은 디스에이블하도록 연결하여 구성한 것을 특징으로 하는 전원공급기의 과전압 보호 및 출력상태검지회로.Vref of the PWM control unit 4 in connecting the overvoltage protection and output state detection circuit 7 between the PWM control unit 4 and the output terminal F of the output rectifying circuit unit 6 as described herein and shown in the drawings. An output voltage comparator 7a is connected to terminal A to compare the divided voltages of Vout and Vout, and a constant voltage comparator 7c for comparing the output of the output voltage comparator 7a with the divided voltage of Vsro. And an output terminal of the shutdown signal generator 7b for generating logic of the shutdown signal, respectively, and a signal output from the constant voltage comparator 7c is applied to the output power abnormality detection unit 7d to sense the output power abnormality. The logic signal output from the branch unit 7d is connected to the output garden state display unit 7f and the shutdown control unit 7e so that the output signal of the output power state display unit 7f can be transmitted to a load such as a computer. Output power abnormality detection applied to the shutdown control unit 7e The voltage obtained by dividing the output signal of 7d and the divided voltage of VSRC are compared and outputted to the shutdown signal generator 7b to output the logic of the shutdown signal to the shutdown unit 4c of the PWM controller 4. The overvoltage protection and output state detection circuit of a power supply, characterized in that configured by connecting to the PWM control unit (4) to enable or disable by applying to the input terminal (c).
KR1019850008022A 1985-10-30 1985-10-30 Circuit for prevention of excess voltage KR890000306B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019850008022A KR890000306B1 (en) 1985-10-30 1985-10-30 Circuit for prevention of excess voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019850008022A KR890000306B1 (en) 1985-10-30 1985-10-30 Circuit for prevention of excess voltage

Publications (2)

Publication Number Publication Date
KR870004545A KR870004545A (en) 1987-05-11
KR890000306B1 true KR890000306B1 (en) 1989-03-13

Family

ID=19243406

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008022A KR890000306B1 (en) 1985-10-30 1985-10-30 Circuit for prevention of excess voltage

Country Status (1)

Country Link
KR (1) KR890000306B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037892A (en) * 2000-11-15 2002-05-23 양준열 A buck conveerter with oevr voltage protection circuit

Also Published As

Publication number Publication date
KR870004545A (en) 1987-05-11

Similar Documents

Publication Publication Date Title
US4394702A (en) Power failure detection and control circuit
KR910015907A (en) Overvoltage Protection Power Circuit
KR890000306B1 (en) Circuit for prevention of excess voltage
US20220182049A1 (en) Semiconductor integrated circuit device
US4837653A (en) Quasi-power measurement circuit
KR100221645B1 (en) Voltage regulator for permanent magnet type generator
KR20010054858A (en) Circuit for protecting high voltage power supply in a monitor
KR200158248Y1 (en) Over voltage protection circuit of power supply device
KR900005018Y1 (en) Over current over voltage protective circuit
JP2886630B2 (en) Emergency protection circuit device in power supply equipment
KR100241556B1 (en) Logic circuit protection apparatus of ecr
KR900007410B1 (en) Protecting circuit for cover current
KR910005625Y1 (en) Over current protective circuit
KR0130010Y1 (en) Power fault detection circuit
KR0159719B1 (en) Logic circuit protection apparatus
KR900002493Y1 (en) Voltage circuit
KR930006830Y1 (en) Battery charging apparatus
KR200280913Y1 (en) CFIU Fan Operation Indicator
KR920008151B1 (en) Power conversion circuit of cordless phone
KR19990013698U (en) Power supply protection circuit.
KR890008920Y1 (en) Electrode and supporter for laser radiation
KR20010057241A (en) Apparatus for supplying power having a overcurrent protection circuit
KR970002782Y1 (en) Overvoltage detecting and protecting circuit of servo controller
JPH0623160Y2 (en) Switching signal abnormality detection circuit
KR0120963Y1 (en) The protecting circuit for output short in switching power supply

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19940311

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee