KR900007410B1 - Protecting circuit for cover current - Google Patents

Protecting circuit for cover current Download PDF

Info

Publication number
KR900007410B1
KR900007410B1 KR1019880000806A KR880000806A KR900007410B1 KR 900007410 B1 KR900007410 B1 KR 900007410B1 KR 1019880000806 A KR1019880000806 A KR 1019880000806A KR 880000806 A KR880000806 A KR 880000806A KR 900007410 B1 KR900007410 B1 KR 900007410B1
Authority
KR
South Korea
Prior art keywords
output
voltage
transistor
resistor
pwm
Prior art date
Application number
KR1019880000806A
Other languages
Korean (ko)
Other versions
KR890012424A (en
Inventor
김상균
Original Assignee
삼성전기 주식회사
서주인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기 주식회사, 서주인 filed Critical 삼성전기 주식회사
Priority to KR1019880000806A priority Critical patent/KR900007410B1/en
Publication of KR890012424A publication Critical patent/KR890012424A/en
Application granted granted Critical
Publication of KR900007410B1 publication Critical patent/KR900007410B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only

Abstract

The circuit for preventing the overcurrent in a switching mode power supply (SMPS) includes a fold back type reference voltage setting circuit to have constant output. According to the variation of the input voltage or output current the width of the collector current wave of a transistor (Q1) is varied so that the overheating or short of the SMPS circuit is prevented.

Description

전원기기의 과전류 보호회로Overcurrent Protection Circuit of Power Equipment

제1도는 본 발명의 회로도.1 is a circuit diagram of the present invention.

제2도는 입력전압변동과 출력전류변동에 따른 제1도의 트랜지스터(Q1)의 콜렉터 전류 파형도.2 is a collector current waveform diagram of transistor Q 1 of FIG. 1 according to an input voltage variation and an output current variation.

제3도는 여러 과전류 수하(垂下)형식에 대한 참고도.3 is a reference diagram of the various types of overcurrent drooping.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 기준전압설정부 2 : 감지입력전압정류부1: reference voltage setting unit 2: sensing input voltage rectifying unit

3 : 출력전류감지부 4' : 구동전원부3: Output current detector 4 ': drive power supply

5 : PWM IC, IC2: 비교기5: PWM IC, IC 2 : comparator

Q1-Q3: 트랜지스터 D1-D5: 다이오드Q 1 -Q 3 : Transistor D 1 -D 5 : Diode

ZD1, ZD2: 제너다이오드 R1-R7: 저항ZD 1 , ZD 2 : Zener Diodes R 1- R 7 : Resistance

C1-C3: 콘덴서 T1:전류트랜스C 1 -C 3 : Condenser T 1 : Current transformer

T2: 전류트랜스T 2 : Current transformer

본 발명은 트랜지스터 스위칭방식을 통한 전력공급기인 SMPS(Switching Mode Power Supply)회로에 관한 것으로, 특히 입력전압의 변동이나 출력전류의 변동에 기인하여 부하측에 과전류가 흐르게되는 것을 방지하기 위한 전원기기의 과전류 보호회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching mode power supply (SMPS) circuit that is a power supply through a transistor switching method. In particular, an overcurrent of a power supply device for preventing an overcurrent from flowing to a load side due to a change in an input voltage or a change in an output current. It relates to a protection circuit.

일반적인 SMPS 회로는 전력트랜스에 입력전압을 공급하는 스위칭파워트랜지스터와 상기 스위칭파워트랜지스터를 펄스폭제어하는 PWM IC로 구성되어, 상기 전력트랜스의 출력전압을 정류하여 부하측에 안정된 전압을 공급하게 된다. 이러한 SMPS 회로에는 출력전압의 오차를 검출하여 입력으로 궤환시켜 입력전압을 보정하는 것으로 출력전압을 안정화시키는 출력오차보정회로가 일반적으로 사용되고 있다. 이 출력오차보정회로에는 여러타입이 있는데, 예를 들면 단순히 제너다이오드 등으로 출력전압을 강제로 안정화시키는 제너형과 저항으로 출력전압오차를 검출하여 입력전압공급을 차단한 후 다시 기동시키는 차단형을 들 수 있다.A general SMPS circuit is composed of a switching power transistor for supplying an input voltage to a power transformer and a PWM IC for controlling the pulse width of the switching power transistor to rectify the output voltage of the power transformer to supply a stable voltage to the load side. As such an SMPS circuit, an output error correction circuit for stabilizing an output voltage is generally used by detecting an error of an output voltage and feeding it back to an input to correct an input voltage. There are several types of output error correction circuits, for example, a zener type that simply stabilizes the output voltage with a zener diode, etc., and a shutoff type that detects the output voltage error with a resistor, cuts off the input voltage supply, and starts it again. Can be mentioned.

상기 제너형에서의 과전류 수하형식은 제3도의 (a)도와 같이 나타나게 되며, 이 경우 입력전압 및 출력전류의 변동에 의해 전력트랜스나 스위칭파워트랜지스터가 발열하거나 파괴될 우려가 있다. 또 차단형에서의 과전류 수하형식은 제3도의 (d)도와 같이 나타나게 되며, 이 경우 입력전압공급차단후 정상동작상태로 자동복귀하는데 어려움이 따르게 되므로 출력을 완전히 안정하게 가져갈 수가 없게된다.The overcurrent dropping type in the Zener type is shown in FIG. 3 (a). In this case, the power transformer or the switching power transistor may generate heat or be destroyed by the change of the input voltage and the output current. In addition, the overcurrent dropping type in the cut-off type is shown in (d) of FIG. 3, and in this case, it is difficult to bring the output completely stably since it is difficult to automatically return to the normal operation state after the input voltage is cut off.

따라서 SMPS 회로에서의 발열원인올 제거하고 또 과부하 원인이 제거된후 정상동작상태로 자동복귀하는데 문제가 없게하기 위해서는 제3도의 (b)도나 (c)도와 같은 수하형식으로 가져갈 필요가 있다.Therefore, in order to eliminate the cause of heat generation in the SMPS circuit and to automatically return to the normal operation state after the cause of the overload is removed, it is necessary to bring it into the drooping form as shown in (b) or (c) of FIG.

본 발명의 목적은 SMPS의 입,출력오차를 검출하는 기준전압설정부를 폴드백(Fold Back)형태로 가져감으로써 SMPS의 발열특성 및 출력특성을 안정하게 유지할 수 있게되는 전원기기의 과전류보호회로를 제공하는데 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide an overcurrent protection circuit of a power supply device capable of stably maintaining heating and output characteristics of an SMPS by bringing a reference voltage setting unit for detecting an input / output error of an SMPS into a fold-back form. To provide.

이하 첨부한 도면을 참고로하여 본 발명을 설명하면 다음과 같다. 제1도에서 도시하고 있는 바와 같이,다이오드(D1)와 콘덴서(C2)로 정류된 상용입력전압온 구동전원부(4)의 입력단(Vin)으로 들어가 상기 구동전원부(4)의 출력단(Vo)에서 PWM IC(5)와 비교기(IC2)의 각 전원단(Vcc)으로 공급되게 연결한다.Hereinafter, the present invention will be described with reference to the accompanying drawings. As shown in FIG. 1 , the output terminal Vo of the driving power supply unit 4 enters the input terminal Vin of the commercial input voltage-on driving power supply unit 4 rectified by the diode D 1 and the capacitor C 2 . ) Is connected to the power supply terminal (Vcc) of the PWM IC (5) and the comparator (IC 2 ).

또, 상기 다이오드(D1)와 콘덴서(C2)를 통하여 정류된 상용 입력전압은 전력트랜스(T1)의 1차코일(N3)과 전류트랜스(T2)의 1차코일(N1)과 스위칭파워트랜지스터(Q1)의 직렬회로에 걸리게 연결하고, 상기 트랜지스터(Q1)의 베이스에는 상기 PWM IC(5)의 펄스출력단(P0)의 출력펄스가 공급되게 연결한다.Further, the diode (D 1) and capacitor (C 2) a through the rectified commercial input voltage the primary coil of the power transformer (T 1) (N 3) and the primary winding of the current transformer (T 2) (N 1 ) Is connected to the series circuit of the switching power transistor Q 1 , and the output pulse of the pulse output terminal P 0 of the PWM IC 5 is supplied to the base of the transistor Q 1 .

상기 전류트랜스(T2)의 2차코일에 유기된 전압은 감지입력전압정류부(2)를 거쳐 비교기(IC2)의 넌 인버팅단자(+)로 입력되게 연결하고 상기 비교기(IC2)의 인버팅단자(-)에는 기준전압설정부(1)에 의한 기준전압이 입력되게 연결한다.The voltage induced in the secondary coil of the current transformer (T 2 ) is connected to the non-inverting terminal (+) of the comparator (IC 2 ) via the sensing input voltage rectifying unit (2) and connected to the input of the comparator (IC 2 ). The inverting terminal (-) is connected so that the reference voltage by the reference voltage setting unit 1 is input.

상기 감지입력전압정류부(2)는 일반적인 정류회로로서 다이오드(D2)와 콘덴서(C1)와 저항(R1,R2)로 구성한다. 또 상기 기준전압설정부(1)는 저항(R3,R4)으로 분압된 PWM IC(5)의 기준전압출력단(Vref)의 출력전압이 상기 비교기(IC2)의 기준전압으로 제공되게 연결하고, 상기 저항(R4)의 양단에는 저항(R5)과 트랜지스터(Q2)의 직렬회로를 연결하여 폴드백회로를 구성하고, 상기 트랜지스터(Q2)의 베이스에는 저항(R6)과 제너다이오드(ZD1)를 직렬로 통한 PWM IC(5)의 기준전압출력단(Vref)의 출력전압이 공급되게 연결하여 구성한다.The sensing input voltage rectifier 2 includes a diode D 2 , a capacitor C 1 , and resistors R 1 and R 2 as a general rectifier circuit. The reference voltage setting unit 1 is connected such that the output voltage of the reference voltage output terminal Vref of the PWM IC 5 divided by the resistors R 3 and R 4 is provided as the reference voltage of the comparator IC 2 . In addition, both ends of the resistor R 4 connect a series circuit of the resistor R 5 and the transistor Q 2 to form a foldback circuit. The base of the transistor Q 2 includes a resistor R 6 and a resistor. The Zener diode ZD 1 is connected to the output voltage of the reference voltage output terminal Vref of the PWM IC 5 in series.

한편 전력트랜스(T1)의 2차코일에 유기된 전압은 다이오드(D4,D5)와 콘덴서(C3)로 정류되어 부하측, 즉 전원기기측으로 공급되게 연결하고, 상기 DC 출력은 PWM IC(5)의 펄스폭제어용 궤환입력신호로써 PWM IC(5)의 제어입력단(Sin)과 출력감지부(3)로 입력되게 연결한다.On the other hand, the voltage induced in the secondary coil of the power transformer (T 1 ) is rectified by the diodes (D 4 , D 5 ) and the capacitor (C 3 ) and connected to be supplied to the load side, that is, the power supply side, and the DC output is a PWM IC As the feedback input signal for controlling the pulse width (5), the input signal is connected to the control input terminal Sin of the PWM IC 5 and the output sensing unit 3.

상기 출력감지부(3)는 DC 출력이 제너다이오드(ZD2)와 저항(R7)을 거쳐 트랜지스터(Q3)의 베이스로 공급되게 연결하고, 상기 트랜지스터(Q3)의 콜렉터출력에 의해 기준전압설정부(1)의 폴드백제어용 트랜지스터(Q2)의 베이스바이어스가 상기 제너다이오드(ZD1)을 통하여 제어되게 연결하여 구성한다.The output sensing unit 3 is connected such that the DC output is supplied to the base of the transistor Q 3 through the zener diode ZD 2 and the resistor R 7 , and is referenced by the collector output of the transistor Q 3 . The base bias of the foldback control transistor Q 2 of the voltage setting unit 1 is controlled to be connected through the zener diode ZD 1 .

또 상기 PWM IC(5)의 제어입력단(Sin)에는 다이오드(D3)를 거친 비교기(IC2)의 출력이 상기 DC 출력과 공통으로 되어 입력되게 연결한다.In addition, the output of the comparator IC 2 through the diode D 3 is connected to the control input terminal Sin of the PWM IC 5 in common with the DC output.

이와같이 구성된 본 발명의 작용 및 효과를 설명하면 다음과 같다. 제1도에서, 상용입력전압의 공급으로 PWM IC(5)의 펄스출력단(P0)에서 스위칭파워트랜지스터(Q1)제어용 제어펄스가 발생되면, 상기 트랜지스터(Q1)의 스위칭에 따라 전력트랜스(T1)의 1차코일 및 전류트랜스(T2)의 1차코일에는 입력전압에 의한 전류가 흐르게 된다.Referring to the operation and effects of the present invention configured as described above are as follows. In FIG. 1 , when a control pulse for controlling the switching power transistor Q 1 is generated at the pulse output terminal P 0 of the PWM IC 5 by supplying a commercial input voltage, the power transformer is switched according to the switching of the transistor Q 1 . The current by the input voltage flows through the primary coil of T 1 and the primary coil of the current transformer T 2 .

따라서 상기 전력트랜스(T1)의 2차코일에는 코일의 턴수에 비례한 전압이 유기되어 다이오드(D4,D5)와 콘덴서(C3)로 정류된후 전원기기측으로 공급되게 된다.Accordingly, a voltage proportional to the number of turns of the coil is induced in the secondary coil of the power transformer T 1 , rectified by the diodes D 4 and D 5 and the capacitor C 3 , and then supplied to the power device.

이때 출력측에 과전압이 발생되면 이 전압은 PWM IC(5)의 제어입력단(Sin)에 입력되어 상기 PWM IC(5)의 펄스출력단(P0)에서 출력되는 펄스폭을 줄이게 되므로 전력트랜스(T1)의 입력이 제한됨에 따라 출력전압을 안정하게 유지시킬 수 있게된다.At this time, when the over-voltage occurs at the output the voltage is input to the control input (Sin) of the PWM IC (5), so reducing the pulse width output from the pulse output (P 0) of the PWM IC (5) power transformer (T 1 As the input of) is limited, the output voltage can be kept stable.

한편, 입력전압이 증가하게 되면 전류트랜스(T2)의 1차코일(N1)에 흐르는 전류가 증가하게 되므로 그의 2차코일(N2)에는 높은전압이 유기된다. 이 전압은 감지입력전압정류부(2)를 거쳐 비교기(IC2)의 넌인버팅입력단자(+)에 입력되는데, 이 입력검출전압이 비교기(IC2)의 인버팅입력단자(-)에 연결된 저항(R3,R4)으로 설정되는 입력기준전압보다 크게되어, 상기 비교기(IC2)의 출력은 하이레벨(Vcc 레벨)로 된다. 이러한 비교기(IC2)의 하이레벨출력은 다이오드(D3)를 거쳐 상기 PWM IC(5)의 제어입력단(Sin)으로 제공되므로 그의 펄스출력단(P0)의 출력펄스폭이 제한되어 앞에서 설명한 바와 마찬가지의 동작을 통하여, 입력전압변동에 따른 출력전압을 안정화시키게 된다. 다음에, 출력전류의 급격한 변동, 예를 들면 과부하나 출력쇼트상태에서의 폴드백회로의 동작을 설명한다.On the other hand, when the input voltage increases, the current flowing in the primary coil N 1 of the current transformer T 2 increases, so that a high voltage is induced in the secondary coil N 2 . This voltage is input to the non-inverting input terminal (+) of the comparator (IC 2 ) via the sensing input voltage rectifying unit (2), and the input detection voltage is a resistor connected to the inverting input terminal (-) of the comparator (IC 2 ). is larger than the input reference voltage is set to a (R 3, R 4), the output of the comparator (IC 2) is at the high level (Vcc level). Since the high level output of the comparator IC 2 is provided to the control input terminal Sin of the PWM IC 5 through the diode D 3 , the output pulse width of the pulse output terminal P 0 is limited, and as described above. Through the same operation, the output voltage according to the input voltage fluctuation is stabilized. Next, the operation of the foldback circuit under sudden changes in the output current, for example, overload or output short, will be described.

이해를 쉽게 하기위해 과부하상태를 출력쇼트상태로 가정하여 설명한다. 출력쇼트가 발생하면 제너다이오드(ZD2)와 저항(R7)을 통한 출력전류로 바이어스되고 있던 출력전류감지부(3)내의 트랜지스터(Q3)가 오프된다.For ease of understanding, the overload condition is assumed to be an output short. When an output short occurs, the transistor Q 3 in the output current sensing unit 3 which is biased by the output current through the zener diode ZD 2 and the resistor R 7 is turned off.

따라서 기준전압설정부(1)내의 트랜지스터(Q2)는 저항(R6)과 제너다이오드(ZD1)를 통한 PWM IC(5)의 기준전압출력단(Vref)의 출력전류로 바이어스되어 비교기(IC2)의 인버팅 입력단자(-)의 기준전압은 낮아지게 된다.Accordingly, the transistor Q 2 in the reference voltage setting unit 1 is biased by the output current of the reference voltage output terminal Vref of the PWM IC 5 through the resistor R 6 and the zener diode ZD 1 , thereby comparating the comparator IC. 2 ) the reference voltage of the inverting input terminal (-) becomes low.

즉, 이때의 비교기(IC2)의 인버팅 입력단자전압을 Vi라고 할때,That is, when the inverting input terminal voltage of the comparator (IC 2 ) is Vi,

Figure kpo00002
Figure kpo00002

가 된다.Becomes

또, 정상출력상태에서의 비교기(IC2)의 인버팅입력단자전압을 Vi라고 할때,In addition, when the inverting input terminal voltage of the comparator IC 2 in the normal output state is Vi,

Figure kpo00003
Figure kpo00003

이므로 Vi'＜Vi가 된다. 여기에서 트랜지스터(Q2)의 콜렉터-에미터 온저항은 무시했다.Therefore, it becomes Vi '<Vi. The collector-emitter on-resistance of transistor Q 2 is ignored here.

따라서 출력쇼트상태에서는 비교기(IC2)의 인버팅입력단자(-)의 기준전압이 폴드백회로에 의해 낮아지게되므로 감지입력전압정류부(2)를 거쳐 비교기(IC2)의 넌인버팅입력단자로 공급되는 전류트랜스(T2)의 (입력측)검출전압이 정상출력상태에 비하여 현저히 낮은 상태이더라도, 상기 비교기(IC2)에서는 하이레벨을 출력하게 된다. 이 하이레벨 출력은 다이오드(D3)를 거쳐 PWM IC(5)의 제어입력단(Sin)에 공급되고, 이에따라 상술한 바와 같이 PWM IC(5)의 펄스출력단(P0)의 출력펄스가 변하여 스위칭파워트랜지스터(Q1)의 스위칭타임이 줄어들게되므로 입력전압은 작게 공급되고 따라서 출력도 줄어들게된다.Therefore, in the output short state, since the reference voltage of the inverting input terminal (-) of the comparator IC 2 is lowered by the foldback circuit, the non-inverting input terminal of the comparator IC 2 passes through the sensing input voltage rectifying unit 2. Even when the (input side) detection voltage of the supplied current transformer T 2 is significantly lower than the normal output state, the comparator IC 2 outputs a high level. This high level output is supplied to the control input terminal Sin of the PWM IC 5 via the diode D 3 , and as a result, the output pulse of the pulse output terminal P 0 of the PWM IC 5 is changed to switch. Since the switching time of the power transistor Q 1 is reduced, the input voltage is supplied small and thus the output is also reduced.

그러므로 과부하 또는 출력쇼트에 따른 스위칭파워트랜지스터(Q1)의 파손이나 전력트랜스(T1)에서의 발열이 일어나지 않게된다. 이와같이 동작하는 본 발명회로에서 입력전압 및 출력전류의 변동에 따른 스위칭파워트랜지스터(Q1)의 콜렉터전류파형을 제2도에서 나타내고 있다.Therefore, the switching power transistor Q 1 may not be damaged due to an overload or an output short, or heat may be generated in the power transformer T 1 . The collector current waveform of the switching power transistor Q 1 according to the variation of the input voltage and the output current in the circuit of the present invention operating as described above is shown in FIG. 2.

여기에서 알 수 있는 바와 같이, 입력전압의 변동에 따라서는 상기 트랜지스터(Q1)의 콜렉터 전류파형의 폭이 변하게되고, 출력전류의 변동에 따라서는 상기 트랜지스터(Q1)의 콜렉터 전류파형의 크기가 변하게되어, 과부하나 출력쇼트상태에서 SMPS 회로의 발열이나 파손을 방지할 수 있게되는 것이다.As can be seen here, the width of the collector current waveform of the transistor Q 1 changes according to the variation of the input voltage, and the magnitude of the collector current waveform of the transistor Q 1 according to the variation of the output current. It can be changed to prevent heat generation or damage of SMPS circuit under overload or output short.

또한 본 발명에 따른 수하곡선은 제3도의 (b)와 같은 형태를 이루게 되므로 과부하상태 등의 이상상태가 해제되면 무리없이 정상출력상태로 복귀할 수 있게된다.In addition, since the drooping curve according to the present invention has the shape as shown in FIG.

또 제3도의 (c)와 같은 수하곡선형태도 바람직한 수하곡선의 하나인데, 이는 본 발명의 SMPS 회로의 출력단에 제너형식의 출력안정화회로를 부가하는 것으로 쉽게 얻을 수 있게된다.In addition, the drooping curve shape as shown in FIG. 3 (c) is also a preferable drooping curve, which can be easily obtained by adding a Zener type output stabilization circuit to the output terminal of the SMPS circuit of the present invention.

이상에서 설명한 바와 같은 본 발명은 입력전압의 변동이 발생되더라도 출력측에는 항상 일정한 전압이 유지되게되고, 출력측에서 쇼트가 발생되거나 과부하상태로 과전류가 흐르게되면 이에따라 입력전압을 점차 줄여줌으로써 전력트랜스에서의 발열이나 구성소자의 파손을 미연에 방지할 수 있게되며, 특히 출력측의 과도상태가 해제되면 SMPS 회로는 어려움없이 정상출력상태로 복귀할 수 있게되는 특유의 효과가 나타나게 된다.As described above, the present invention maintains a constant voltage on the output side even when the input voltage fluctuates, and when a short occurs on the output side or an overcurrent flows in an overload condition, the input voltage is gradually reduced accordingly to generate heat in the power transformer. In addition, it is possible to prevent damage to the components in advance, and in particular, when the transient state of the output side is released, the SMPS circuit has a unique effect of being able to return to the normal output state without difficulty.

Claims (1)

PWM IC(5)와 스위칭파워트랜지스터(Q1)와 전력트랜스(T1)를 포함하는 SMPS에 있어서, 입력전원전압의 전류는 전력트랜스(T1)의 1차코일과 전류트랜스(T2)의 1차코일과 PWM IC(5)의 펄스출력으로 제어되는 상기 트랜지스터(Q1)를 직렬로 통하여 흐르게 연결하고, 상기 전류트랜스(T2)의 2차코일에 유기된 전압은 감지입력전압정류부(2)를 거쳐 비교기(IC2)의 넌인버팅입력단자(+)로 인가되게 연결하고, 상기 비교기(IC2)의 인버팅입력단자(-)에는 저항(R3) 및 저항(R4)으로 분압된 기준전압(Vref)과 저항(R3) 및 병렬저항(R4,R5)으로 분압된 기준전압(Vref)이 선택적으로 공급되도록 상기 저항(R5)에 폴드백제어용 트랜지스터(Q2)를 직렬로 연결하고, 상기 트랜지스터(Q2)의 저항(R6) 및 제너다이오드(ZD1)를 통한 베이스바이어스는 제너다이오드(ZD2)와 트랜지스터(Q3)를 포함하는 출력전류감지부(3)의 출력으로 제한되게 연결하고, 상기 비교기(IC2)의 출력과 SMPS의 출력전압은 공통으로 되어 상기 PWM IC(5)의 제어입력단(Sin)으로 공급되게 연결하여 구성하는 것을 특징으로 하는 전원기기의 과전류 보호회로.In an SMPS including a PWM IC (5), a switching power transistor (Q 1 ), and a power transformer (T 1 ), the current of the input power supply voltage is the primary coil of the power transformer (T 1 ) and the current transformer (T 2 ). The primary coil of the transistor and the transistor (Q 1 ) controlled by the pulse output of the PWM IC (5) flows in series, and the voltage induced in the secondary coil of the current transformer (T 2 ) is sensed input voltage rectifier 2, the via is to be connected to neonin inverting input terminal (+) of the comparator (IC 2) and the inverting input terminal of the comparator (IC 2) (-), the resistance (R 3) and a resistor (R 4) Foldback control transistor Q is supplied to the resistor R 5 so that the divided reference voltage Vref and the resistor R 3 and the divided resistor R 4 and R 5 are selectively supplied. 2) connected in series, and the base biased by a resistor (R 6) and zener diode (ZD 1) of said transistor (Q 2) is a Zener diode (ZD 2) and transfection Requester (Q 3), the output current detection section 3, an output connection to be limited to, and the output voltage of the output and the SMPS of the comparator (IC 2) is a common control input end of the PWM IC (5) for containing the ( An overcurrent protection circuit of a power supply, characterized in that the connection is configured to be supplied to.
KR1019880000806A 1988-01-30 1988-01-30 Protecting circuit for cover current KR900007410B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880000806A KR900007410B1 (en) 1988-01-30 1988-01-30 Protecting circuit for cover current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880000806A KR900007410B1 (en) 1988-01-30 1988-01-30 Protecting circuit for cover current

Publications (2)

Publication Number Publication Date
KR890012424A KR890012424A (en) 1989-08-26
KR900007410B1 true KR900007410B1 (en) 1990-10-08

Family

ID=19271842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880000806A KR900007410B1 (en) 1988-01-30 1988-01-30 Protecting circuit for cover current

Country Status (1)

Country Link
KR (1) KR900007410B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394675B2 (en) 2005-08-29 2008-07-01 Samsung Electronics Co., Ltd. Power supplying apparatus and power supplying method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394675B2 (en) 2005-08-29 2008-07-01 Samsung Electronics Co., Ltd. Power supplying apparatus and power supplying method

Also Published As

Publication number Publication date
KR890012424A (en) 1989-08-26

Similar Documents

Publication Publication Date Title
US5784231A (en) Overvoltage protection for SMPS based on demagnetization signal
US7339359B2 (en) Terminal for multiple functions in a power supply
US7307390B2 (en) Primary side constant output voltage controller
KR0133633B1 (en) Switching mode power supply circuitry
JPH11206126A (en) Self-oscillation type switching power supply
US4135234A (en) Saturable reactor switch control for switching regulator power supplies
KR900007410B1 (en) Protecting circuit for cover current
US5668704A (en) Self-exciting flyback converter
JPH11235037A (en) Self-excited oscillation switching power supply
JPH0785648B2 (en) Switching regulator power supply circuit
US4253138A (en) Fast/slow acting current limited for inverter power supply
KR950007463B1 (en) Current sensing circuit of switching mode source voltage generating device
JP2005137095A (en) Dc power circuit and earth leakage breaker using the same
KR0138560Y1 (en) Power short circuit protection circuit
KR200158248Y1 (en) Over voltage protection circuit of power supply device
KR100258374B1 (en) Over current protection circuit of power supply apparatus
JPH06276734A (en) Overcurrent protective circuit
KR940001193Y1 (en) Circuit for reducing heat radiation in a constant voltage device
KR19980017810A (en) Monitor Power Current Sensing Device
KR950009769Y1 (en) Electronical large current switch protect circuit of unisource circuit
KR0129031Y1 (en) Over-current protective circuits
KR950004952Y1 (en) Protecting circuit for switching power source circuit
KR970006425Y1 (en) Dc power circuit regulated by current and voltage feed back
KR900001901Y1 (en) Regulating circuit of power source
KR20050035376A (en) Circuit for stabilizing power in switched mode power supply

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19941118

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee