KR880008445A - 다수의 ic 팩케이지를 제조하기 위한 매트릭스 리드프레임 - Google Patents

다수의 ic 팩케이지를 제조하기 위한 매트릭스 리드프레임 Download PDF

Info

Publication number
KR880008445A
KR880008445A KR1019870015225A KR870015225A KR880008445A KR 880008445 A KR880008445 A KR 880008445A KR 1019870015225 A KR1019870015225 A KR 1019870015225A KR 870015225 A KR870015225 A KR 870015225A KR 880008445 A KR880008445 A KR 880008445A
Authority
KR
South Korea
Prior art keywords
matrix
width
lead frame
matrices
lead
Prior art date
Application number
KR1019870015225A
Other languages
English (en)
Other versions
KR960002494B1 (ko
Inventor
엘. 아담스 안토니
Original Assignee
엔. 라이스 머레트
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔. 라이스 머레트, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 엔. 라이스 머레트
Publication of KR880008445A publication Critical patent/KR880008445A/ko
Application granted granted Critical
Publication of KR960002494B1 publication Critical patent/KR960002494B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

다수의 IC 팩케이지를 제조하기 위한 매트릭스 리드프레임
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는, 동일한 폭의 매트릭스의 폭을 따라 절취하여 각각 도시한 DIP에 대한 리드 프레임 매트릭스의 좌측단면도, 및 PLCC에 대한 리드 프레임 매트릭스의 우측 단면도.
제2도는 동일한 폭의 매트릭스의 폭을 따라 절취하여 각각 도시한, 좌측으로부터 우측으로, DIP, SOJ, PLCC 및 이보다 큰 크기의 PLCC에 대한 리드 프레임 매트릭스의 단면도(플라스틱 팩케이징 물질은 각각의 리드 프레임의 리드의 돌출부를 제외하고는 모두 둘러싸인다.)

Claims (12)

  1. 집적회로 장치를 조작하기 위한 시스템에 있어서, 리드 프레임 매트릭스의 2개 이상의 그룹으로 구성되는 다수의 표준폭 리드 프레임 매트릭스, 밑 표준폭 매트릭스를 조작하기 위한 매트릭스 조작장치로 구성되고, 리드 프레임 매트릭스의 2개 이상의 그룹이 각각 리드 프레임 매트릭스의 이 그룹에 독특한 폭을 갖고 있는 리드 프레임으로 구성되는 한 개 이상의 리드 프레임 매트릭스로 구성되는 것을 특징으로 하는 시스템.
  2. 제1항에 있어서, 최소한 한 그룹의 리드 프레임 매트릭스가 각각의 매트릭스의 폭에 기여하도록 이들의 폭을 따라 최소한 한 공간 소자를 각각 포함하는 것을 특징으로 하는 시스템.
  3. 제1항에 있어서, 최소한 한 그룹의 한 개이상의 리드 프레임 매트릭스가 각각, 각각의 매트릭스의 전장을 따라 배치된 다수의 리드 프레임, 각각의 매트릭스의 상연부는 전장 및 각각의 매트릭스의 하연부를 따라 배치된 매트릭스 안내바, 및 각각의 매트릭스의 폭을 따라 배치되고 각각의 매트릭스의 폭부분을 구성하도록 2개의 매트릭스 안내바들 사이에 배치된 최소한 한개의 공간 소자로 구성되고, 다수의 리드 프레임이 각각의 매트릭스의 폭 양단에 배치된 한개이상의 리드 프레임을 포함하며, 2개의 매트릭스 안내바들 사이에 배치되는 것을 특징으로 하는 시스템.
  4. 제2항 또는 제3항에 있어서, 최소한 한개의 공간 소자가 리드 프레임 매트릭스의 개구 영역 및 강화 고상영역을 포함하는 것을 특징으로 하는 시스템.
  5. 각각의 제1리드 프레임 매트릭스의 폭에 기여하도록 다수의 제1크기의 리드 프레임 및 최소한 한 개의 제1공간 소자로 각각 구성된 다수의 표준폭 제1리드 프레임 매트릭스, 제1크기와 상이한 제2크기의 다수의 리드 프레임으로 각각 구성된 다수의 제2표준폭 제2리드 프레임 매트릭스, 및 집적회로 제조중에 표준폭 리드 프레임을 조작하기 위한 매트릭스 조작장치로 구성된 것을 특징으로 하는 집적회로 제조 시스템.
  6. 제5항에 있어서, 각각의 제2리드 프레임 매트릭스가 각각의 제2리드 프레임 매트릭스의 폭에 기여하도록 최소한 한 개의 제2공간 소자를 포함하는 것을 특징으로 하는 집적회로 제조 시스템.
  7. 제6항에 있어서, 제1공간 소자가 제2공간 소자의 폭과 상이한 폭을 갖고 있는 것을 특징으로 하는 집적회로 제조 시스템.
  8. 제6항에 있어서, 각각의 공간 소자가 리드 프레임 매트릭스의 개구 영역 및 강화 고상 영역으로 구성되는 것을 특징으로 하는 집적 회로 제조 시스템.
  9. 매트릭스 조작 장치를 재조정할 때 시간 소비를 최소화시키기 위해 리드 프레임 매트릭스의 폭이 표폭으로 되게하는 방법에 있어서, 리드 프레임 매트릭스가 표준폭으로 까지 되게하기 위해 리드 프레임 매트릭스의 폭을 추가하기에 충분히 넓은 폭을 공간 소자에 제공하는 수단을 포함하고, 리드 프레임 매트릭스가 가능한 크기 및 형태의 한 그룹으로부터 선택한 단일 크기 및 형태의 리드 프레임을 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 부분적인 합을 얻기 위해 리드 프레임 매트릭스의 2개의 매트릭스 안내바의 폭을 가산하고, 부분적인 합을 갱신하기 위해 리드 프레임 매트릭스의 폭을 따라 있는 다수의 리드 프레임의 폭을 부분적인 합에 가산하며, 공간 소자에 의해 취해질 전체폭을 얻기 위해 표준폭으로부터 갱신된 부분적인 합을 감산합으로써 공간 소자의 폭을 계산하는 수단을 포함하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서, 개구 영역을 형성하기 위해 공간 소자의 일부를 절단하는 수단을 포함하는 것을 특징으로 하는 방법.
  12. 제10항에 있어서, 리드 프레임이 배치되는 리드 프레임 매트릭스의 전장을 따라 각각의 지점에서 리드 프레임 매트릭스의 폭을 따라 한개이상의 리드 프레임을 제공하는 수단을 포함하는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870015225A 1986-12-31 1987-12-29 다수의 ic 팩케이지를 제조하기 위한 매트릭스 리드 프레임 KR960002494B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US94794586A 1986-12-31 1986-12-31
US947,945 1986-12-31
US947945 1986-12-31

Publications (2)

Publication Number Publication Date
KR880008445A true KR880008445A (ko) 1988-08-31
KR960002494B1 KR960002494B1 (ko) 1996-02-17

Family

ID=25487024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870015225A KR960002494B1 (ko) 1986-12-31 1987-12-29 다수의 ic 팩케이지를 제조하기 위한 매트릭스 리드 프레임

Country Status (3)

Country Link
US (1) US4887352A (ko)
JP (1) JPS63169752A (ko)
KR (1) KR960002494B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255156A (en) * 1989-02-22 1993-10-19 The Boeing Company Bonding pad interconnection on a multiple chip module having minimum channel width
US6465743B1 (en) * 1994-12-05 2002-10-15 Motorola, Inc. Multi-strand substrate for ball-grid array assemblies and method
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JP2002134847A (ja) 2000-10-20 2002-05-10 Mitsubishi Electric Corp 半導体装置モジュール用フレームおよびその群

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51124378A (en) * 1975-04-22 1976-10-29 Nec Corp Semiconductor manufacture method and lead frame used
US4177519A (en) * 1975-07-28 1979-12-04 Sharp Kabushiki Kaisha Electronic control assembly mounted on a flexible carrier and manufacture thereof
JPS5826828B2 (ja) * 1978-04-26 1983-06-06 新光電気工業株式会社 テ−プキヤリアの製造方法
JPS56133860A (en) * 1980-03-24 1981-10-20 Mitsubishi Electric Corp Manufacture of lead frame for semiconductor device
JPS5736850A (ja) * 1980-08-15 1982-02-27 Hitachi Ltd Riidofureemu
JPS5762549A (en) * 1980-10-01 1982-04-15 Nec Corp Lead frame for resin-sealed semiconductor integrated circuit
JPS5996758A (ja) * 1982-11-25 1984-06-04 Toshiba Corp リ−ドフレ−ム
US4600971A (en) * 1984-05-11 1986-07-15 Amp Incorporated Lead frames with dielectric housings molded thereon

Also Published As

Publication number Publication date
KR960002494B1 (ko) 1996-02-17
JPS63169752A (ja) 1988-07-13
US4887352A (en) 1989-12-19

Similar Documents

Publication Publication Date Title
DE69028311D1 (de) Mehrlagenleiterrahmen für integrierte schaltungspackungen
KR940027181A (ko) 반도체집합기판 및 반도체장치
DE68911695D1 (de) Überlastfreies paketvermittlungsnetzwerk.
DE69109262D1 (de) GaAs Heterostruktur Metall-Isolator-Halbleiter integrierte Schaltung und deren Herstellungsmethode.
FR2696276B1 (fr) Disjoncteur à boîtier moulé à contacts auxiliaires.
DE68918156D1 (de) Flache Kühlungsstruktur für integrierte Schaltung.
FI851499A0 (fi) Laminerat material och foerfarande foer dess framstaellning.
DE68910738D1 (de) Hohle Plastikpackung für Halbleiteranordnungen.
DE69009409D1 (de) Halbleiter-Heterostrukturen.
EP0161734A3 (en) Integrated circuit architecture and fabrication method therefor
DE69118052D1 (de) Verbesserte elektronenübertragung in iii-v-halbleiterphotokathode
NO844165L (no) Materialsammensetninger for pakninger.
DE58900232D1 (de) Schneidanlage zum ausschneiden von zuschnitten aus bandfoermigem ausgangsmaterial, insbesondere prepregs.
KR880008445A (ko) 다수의 ic 팩케이지를 제조하기 위한 매트릭스 리드프레임
DE69012520D1 (de) Halbleiterheterostruktur und Verfahren zu ihrer Herstellung.
DE69013280D1 (de) Schutzschaltung für eine Verwendung in einer integrierten Halbleiterschaltungsanordnung.
DE68921864D1 (de) Paketauswahl für Paketverteilungsanordnungen.
DE59003288D1 (de) Materialbahn aus miteinander verbundenen (Verpackungs-) Zuschnitten.
KR960032710A (ko) 리드프레임 및 반도체장치
AT384851B (de) Fachwerk, insbesondere raumfachwerk aus rohrstaeben und knotenstuecken
JPS554983A (en) Lead frame for semiconductor device
FR2385604A1 (fr) Element de protection des aretes d'un materiel rigide ou de la charge d'une palette
IT7827983A0 (it) Elemento di collegamento per cinghie con inserti di rinforzo, in particolare per cinghie di elevatori.
FR2653298B1 (fr) Procede de fabrication et conditionnement du miel.
KR950010041A (ko) 지지수단을 구비한 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080110

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee