KR880002184Y1 - 시모오스(cmos)마이콤의 정전시 절전회로 - Google Patents

시모오스(cmos)마이콤의 정전시 절전회로 Download PDF

Info

Publication number
KR880002184Y1
KR880002184Y1 KR2019850008904U KR850008904U KR880002184Y1 KR 880002184 Y1 KR880002184 Y1 KR 880002184Y1 KR 2019850008904 U KR2019850008904 U KR 2019850008904U KR 850008904 U KR850008904 U KR 850008904U KR 880002184 Y1 KR880002184 Y1 KR 880002184Y1
Authority
KR
South Korea
Prior art keywords
power
microcomputer
frequency
gate
power supply
Prior art date
Application number
KR2019850008904U
Other languages
English (en)
Other versions
KR870003012U (ko
Inventor
류근배
Original Assignee
삼성전자 주식회사
정재은
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 정재은 filed Critical 삼성전자 주식회사
Priority to KR2019850008904U priority Critical patent/KR880002184Y1/ko
Publication of KR870003012U publication Critical patent/KR870003012U/ko
Application granted granted Critical
Publication of KR880002184Y1 publication Critical patent/KR880002184Y1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

시모오스(CMOS)마이콤의 정전시 절전회로
본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 : 발진기 2 : 분주기
3 : 마이콤 A1,A2: 앤드게이트
OR1: 오아게이트 I1: 인버터
D1,D2: 다이오드 B : 축전지
본 고안은 시모오스(CMOS)마이콤의 정전시 절전회로에 관한 것이다.
마이콤(MICOM)이 내장된 전자기기에서는 정전시 현재 기억중인 상태신호만을 유지하기 위한 정전시 보상회로를 사용하고 있으며 이때에 전력 손실이 적은 CMOS마이콤 및 백업용 축전지를 사용하고 있다. 그러나 백업용 축전지의 용량에 한계가 있어 장기간 정전시에는 마이콤의 동작이 중지되기 때문에 정전시 소비전력은 가능한한 크게 줄일 필요가 있다.
본 고안은 이와 같은 점을 감안하여 정전시 현재 기억중인 상태 신호만을 유지킬 수 있는 최소의 전력을 공급할 수 있게한 CMOS마이콤의 정전시 절전회로를 제공하고자 하는 것으로, CMOS집적소자의 특징상 데이타의 변화가 있을 때만 전력의 소모가 생기고 그외에는 거의 소비전력이 없는 점을 착안하여 정전시 마아콤의 동작 주파수를 낮추어 단위시간당의 전력 손실을 방지할 수 있게 하기 위하여 마이콤에서 정전 유무를 감지한 후 정전시에 발전기의 주파수를 분주시켜 마이콤에 공급할 수 있게 한 것이다
이를 첨부한 도면에 의하여 상세히 설명하면 다음과 같다.
전원 입력 단자(VCC)에서 다이오드(D1) (D2)를 통하여 일측으로 축전지(B)및 마이콤의 전원단자(VC)에 인가되게 구성시키고 타측으로 저항(R1)과 분배되어 전원 감지단자(IP)에 인가되게 구성시킨 후 전원인가 유무에 따라 출력단자(OP)에스 인버터(I1) 및 앤드게이트(A2)를 제어하게 구성시키며 정상중인 전원(VCC)인가시 발진기(1)의 발진 주파수가 분주기(2) 및 앤드게이트(A1)에 인가되게 구성시키고 앤드게이트(A1) (A2)의 출력이 오아게이트(OP1)를 통하여 마이콤(3)의 주파수 입력단자(OS)에 인가되게 구성시켜 된 것이다.
이와 같이 구성된 본 고안에서 정상적인 전원(VCC)이 공급될때에는 다이오드(D1)를 통하여 축전지(B)에 전원을 공급하는 동시에 마이콤(3)의 전원단자(VC)에 인가하게 되고 다이오드(D2)를 통하여 인가되던 전원(VCC)은 저항(R1)으로 분배되어 마이콤(3)의 전원 감지단자(IP)에 인가되어 정상적인 전원 인가시를 감지할 수가 있어 정상적인 인가시에 출력단자(OP)가 차단상태가 되므로 앤드게이트(A2)는 일측에 인가되던 저진위 상태신호에 의하여 차단 상태가 되고 인버터(I1)에서 반전된 상태 신호가 앤드게이트(A1)의 일측에 인가되게 되며, 타측에는 발진기(1)의 발진주파수가 인가되어 앤드게이트(A1)를 통한 주파수가 오아게이트(OR1)를 통하여 마이콤(3)의 주파수 입력단자(OS)에 인가되므로 정상적인 동작을 수행하게 된다.
그러나 정전시에는 마이콤(3)의 전원단자(VC)에 축전지(B)에 충전된 전원이 인가되고 마이콤의 전원 감지단자(IP)에 전원이 인가되지 못하므로 마이콤에서 감지하여 프로그램된 수서대로 출력단자(OP)에 고전위 상태 신호를 출력시키게 된다.
그리고 고전위 상태 신호가 인버터(I1)에 인가되면 반전된 저전위 상태신호에 의하여 앤드게이트(A1)가 차단되어 발전기(1)의 출력을 통과시키지 못하게 되고 발전기(1)의 주파수 출력은 분주기(2)에서 분주된 낮은 주파수로 앤드게이트(A2)의 일측에 인가될때에 타측에 출력단자(OP)의 고전위 상태 신호가 인가되므로 앤드게이트(A2)를 통하여 오아게이트(OR1)에서 마이콤의 주파수 입력단자(OS)에 인가되어서 정전시에는 낮은 주파수를 마이콤(3)이 구동하기 때문에 적은 소비전력으로 현재 기억중인 데이타 신호를 유지시킬 수 있는 효과가 있는 것이다.
즉, 정상구동시에 CMOS마이콤(3)에 인가되는 주파수가 낮은 경우에는 처리 속도가 늦어 정상적인 동작을 수행할 수가 없는 것이나, 정전시에는 현재 기억되어 있는 데이타 정보의 유지 및 기본적인 몇가지 동작만을 수행할 수 있으면 되기 때문에 동작 주파수가낮아도 커다란 지장이 없어 안정된 동작을 수행할 수가 있는 것이다.
이상에서와 같이 본 고안은 정상적인 전원 인가시에는 정상적인 발진 주파수에 의하여 마이콤이 구동되도록 하고 정전시에는 발진주파수가 분주기를 통하여 분주되도록 함으로써 낮은 주파수에 의하여 현재 기억되어 있는 데이타를 충분히 유지시킬 수가 있어 정전시 소비전력을 감소시킬 수 있는 시모오스 마이콤의 정전시 절전회로를 제공시킬 수가 있는 것이다.

Claims (1)

  1. 마이콤(3)의 전원감지단자(IP)에서 전원인가유무를 감지하게 구성시키어 전원 인가 유무에 따라 마이콤의 출력단자(OP)로 인터버(I1) 및 앤드게이트(A2)를 제어하게 구성시킨 후 발진기(1)의 출력이 분주기(2) 및 앤드게이트(A1)에 인가되어 구성시키어앤드게이트(A1) (A2)와 연설된 오아게이트(OP1)의 출력이 마이콤(3)의 주파수 입력단자(OS)에 인가되게 구성 시킨 시모오스(CMOS)마이콤의 정전시 절전회로.
KR2019850008904U 1985-07-16 1985-07-16 시모오스(cmos)마이콤의 정전시 절전회로 KR880002184Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019850008904U KR880002184Y1 (ko) 1985-07-16 1985-07-16 시모오스(cmos)마이콤의 정전시 절전회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019850008904U KR880002184Y1 (ko) 1985-07-16 1985-07-16 시모오스(cmos)마이콤의 정전시 절전회로

Publications (2)

Publication Number Publication Date
KR870003012U KR870003012U (ko) 1987-03-19
KR880002184Y1 true KR880002184Y1 (ko) 1988-06-16

Family

ID=19243867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019850008904U KR880002184Y1 (ko) 1985-07-16 1985-07-16 시모오스(cmos)마이콤의 정전시 절전회로

Country Status (1)

Country Link
KR (1) KR880002184Y1 (ko)

Also Published As

Publication number Publication date
KR870003012U (ko) 1987-03-19

Similar Documents

Publication Publication Date Title
CA2210024C (en) Method and apparatus for power supply switching with logic integrity protection
US5914543A (en) Systems and methods for memory control
US5457414A (en) Power supply loss sensor
KR880002184Y1 (ko) 시모오스(cmos)마이콤의 정전시 절전회로
JPS6280716A (ja) マイクロコンピュータを備えた電子機器
US6560083B2 (en) Dynamic critical battery detection mechanism
KR940006602Y1 (ko) 전자회로의 파워 제어회로
US6888267B2 (en) Battery backed memory with low battery voltage trip, disconnect and lockout
KR100232783B1 (ko) 배터리 전원형 전자 디바이스를 위한 전압 제어장치
KR900009459Y1 (ko) 백업 배터리를 이용한 메모리 전원 공급회로
JPH022165B2 (ko)
KR100278279B1 (ko) 클럭발생제어기를가지는클럭발생기
KR100238964B1 (ko) 전력 소모 감소를 위한 발진제어회로
KR950002074Y1 (ko) 정전시 실시간 클럭소자의 오동작 방지회로
SU1444897A1 (ru) Запоминающее устройство с сохранением информации при аварийном отключении питани
JPS61121117A (ja) メモリ−バツクアツプ制御装置
JPS6120077B2 (ko)
SU842975A1 (ru) Запоминающее устройство с сохранениемиНфОРМАции пРи ОТКлючЕНии пиТАНи
KR960014134B1 (ko) 컴퓨터의 전원공급 자동 제어회로
KR0134250Y1 (ko) 데이타 유실 방지회로
JP2515152B2 (ja) 電子回路
KR910001885Y1 (ko) 전원 인가시 메모리 보호회로
KR910006792Y1 (ko) 백 업(Back-Up)보호회로
KR200147013Y1 (ko) 디지털 장비의 전력소모 감소용 회로
KR880000581Y1 (ko) 콤팩트 디스크 플레이어의 클럭신호 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee