KR880001692Y1

KR880001692Y1 - Input circuit for agc circuit

Info

Publication number: KR880001692Y1
Application number: KR2019850001968U
Authority: KR
Inventors: 이광주
Original assignee: 삼성전자주식회사; 정재은
Priority date: 1985-02-25
Filing date: 1985-02-25
Publication date: 1988-05-04
Also published as: KR860011008U

Abstract

내용 없음.No content.

Description

Input control circuit of automatic gain control circuit

제1도는 본 고안의 회로도.1 is a circuit diagram of the present invention.

제2도는 본 고안의 롬속에 기억되어 있는 플로우 챠트.2 is a flow chart stored in the ROM of the present invention.

제3(a)도는 마이크로 프로세서에 인가되는 인터럽트 상태 신호도.3 (a) is an interrupt status signal applied to a microprocessor.

제3(b)도는 제3(b)도의 입력 신호에 따른 증폭 회로의 출력 상태 신호도.3 (b) is an output state signal diagram of an amplifying circuit according to the input signal of FIG. 3 (b).

제3(c)도는 본 고안에서 입력 주파수가 변할때에 직류 레벨의 출력 상태예시도.Figure 3 (c) is an example of the output state of the DC level when the input frequency is changed in the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 수직 신호 발생회로 2 : 마이크로 프로세서1: vertical signal generator 2: microprocessor

3 : 래치 4 : 버퍼3: latch 4: buffer

5 : OP앰프 6 : 롬5: OP amplifier 6: ROM

7 : 자동 이득 제어회로 15 : 직류 전원 공급회로7 automatic gain control circuit 15 DC power supply circuit

R₁-R₁₀: 저항 RD,WR :단자R ₁ -R ₁₀ : Resistor RD, WR: Terminal

본 고안은 자동 이득 조절 회로의 입력 제어회로에 관한 것으로 마이크로 프로세서를 사용하여 인가되는 교류 입력 전원에 따라 자동 이득 조절회로(AGC)에 자동으로 제어되는 직류 전압을 공급할 수 있게 한 것이다.The present invention relates to an input control circuit of an automatic gain control circuit, and is capable of supplying a DC voltage automatically controlled to an automatic gain control circuit (AGC) according to an AC input power applied using a microprocessor.

자동 이득 조절 회로는 자동적으로 증폭기의 이득을 제어하여 입력 레벨의 변동이 있어도 출력 레벨이 변동되지 아니하므로 텔레비젼 회로나 FM수산기등에 널리 사용하고 있으며 자동 이득 조절회로에 인가되는 구동 전압이 안정되어야만 원하는 출력 신호를 얻을 수가 있다.The automatic gain control circuit automatically controls the gain of the amplifier so that the output level does not change even if the input level fluctuates, so it is widely used in television circuits and FM receivers. You can get a signal.

특히, 텔레비젼 회로에 있어서 통상 상용 주파수가 60H_Z인 교류 전원을 사용하여 수직동기 회로에 이용하고 있으나 이 주파수가±10% 정도만 변경되어도 해상도에 상당한 영향을 미치고 있기 때문에 각 나라마다 서로 호환성 있는 텔레비젼을 생산하기가 곤란한 것이었다.In particular, the TV in another compatible each country because the normal power frequency is it having a significant effect on the 60H using _Z in AC power source, but the use of the vertical synchronizing circuit may be changed, this frequency only about ± 10% resolution in the TV circuit It was difficult to produce.

본 고안은 이와 같은 점을 감안하여 마이크로 프로세서를 사용하여 인가되는 상용 주파수의 변동에 따라 자동 이득 조절 회로에 인가되는 상용 주파수의 변동에 따라 자동 이득 조절 회로에 인가되는 출력 레벨을 자동조절 함으로써 자동 이득 조절 회로가 오동작 없이 정확하게 구동하여 텔레비젼이 해상도를 증진시킬수 있게 한 것으로 텔레비젼의 수직신호 발생회로와 자동 이득 제어회로 사이에 마이크로 프로세서에서 롬의 프로그램된 순서대로 입력측에 인가되는 입력 전원에 상용 주파수에 따라 래치 회로에 데이타 상태 신호가 인가되게 구성하여 버퍼 및 전원 공급 회로를 통하여 자동 이득 제어회로에 인가되도록 구성한 것이다.In view of the above, the present invention uses the microprocessor to automatically adjust the output level applied to the automatic gain control circuit according to the variation of the commercial frequency applied to the automatic gain control circuit according to the variation of the commercial frequency applied to the automatic gain. The regulation circuit operates accurately without malfunction, allowing the television to improve resolution, depending on the commercial frequency of the input power applied to the input side in the programmed order of the ROM from the microprocessor between the television's vertical signal generation circuit and the automatic gain control circuit. The data state signal is applied to the latch circuit and applied to the automatic gain control circuit through the buffer and the power supply circuit.

이를 첨부 도면에 의하여 상세히 설명하면 다음과 같다.This will be described in detail with reference to the accompanying drawings.

제1도는 본 고안의 회로도로서 텔레비젼 회로에 적용되고 있는 것을 나타내고 있다.1 shows that the circuit diagram of the present invention is applied to a television circuit.

즉, 본 고안은 텔레비젼의 수직 신호 발생회로(1)와 통상의 자동 이득 제어회로(7) 사이에 구성시킨 것으로 수직 신호 발생회로(1)의 출력이 직접 마이크로 프로세서(2)의 인터럽트 단자(INT)에 인가되게 연결시키는 한편 저항(R₉)을 통하여 마이크로 프로세서(2)의 입력단자(INT)와 연결되게구성 시킨다.That is, the present invention is constructed between the vertical signal generating circuit 1 of the television and the normal automatic gain control circuit 7 so that the output of the vertical signal generating circuit 1 is directly connected to the interrupt terminal (INT) of the microprocessor 2. Is connected to the input terminal (INT) of the microprocessor (2) via a resistor (R ₉ ).

그리고 마이크로 프로세서(2)의 리드단자(RD)및 어드레스 버스(AB₄-AB₇)를 통하여 롬(6)과 연결되게 구성시키며 데이타 버스(DB₀-DB₇)를 통하여 롬(6)과 연결된 래치(3)는 마이크로 프로세서(2)의 라이트단자(WR)가 인에이블단자(EL)에 연결되게 구성시킨 후 래치(3)의 출력이 버퍼(4)를 통하여 직류전원 공급회로(15)에 인가되게 구성시킨 것으로 래치(3) 및 버퍼(4)는 일반적으로 널리 사용되고 있는 74시리즈 소자의 74LS373, 74LS244집적소자이며, 래치는 내부에 플립플롭이 내장되어 인에이블단자(EL)에 「H 레벨」의 상태 신호가 인가된 상태에서 데이타 버스 (DB₀-DB₇)를 통하여 공급되는 신호를 입력 신호로 하여 그대로 출력시키고 버퍼(4)는 래치(3)의 출력을 그대로 출력시키는 역할을 한다.And it is configured to be connected to the ROM (6) through the read terminal (RD) and the address bus (AB _4- AB ₇ ) of the microprocessor (2) and connected to the ROM (6) through the data bus (DB ₀ -DB ₇ ) The latch 3 is configured such that the write terminal WR of the microprocessor 2 is connected to the enable terminal EL, and then the output of the latch 3 is connected to the DC power supply circuit 15 through the buffer 4. In this configuration, the latch 3 and the buffer 4 are 74LS373 and 74LS244 integrated elements of a 74 series element which are widely used. The latch has a built-in flip-flop and has an H terminal at the enable terminal EL. And a signal supplied through the data bus DB ₀ -DB ₇ as an input signal and output as it is, and the buffer 4 serves to output the output of the latch 3 as it is.

또한 직류 전원 공급회로(15)는 저항(R₁-R₈)및 저항(R₁₀)으로 증폭도가 결정되게 구성하여 OP앰프(5)를 통하여 일반적인 자동 이득 제어회로(7)에 인가되게 구성하여 노우드점(A)에 인가되는 상태 신호(주파수)에 따라 출력 노우드점(B)으로 나타나는 직류 레벨이 자동으로 조절되게 구성한 것이다.In addition, the DC power supply circuit 15 is configured such that the amplification degree is determined by the resistors (R _1- R ₈ ) and resistors (R ₁₀ ) and applied to the general automatic gain control circuit (7) through the OP amplifier (5). According to the state signal (frequency) applied to the Norwood point A, the DC level represented by the output Norwood point B is automatically configured.

제2도는 본 고안의 롬속에 기억되어 있는 플로우챠트로서 롬(9-ROM)에 프로그램된 상태를 나타내고 있으며 시작(S₁)된후 초기 조건이 만족(S₂)되면 정상적인 구동을 행하게 되는 것으로 마이크로 프로세서(2)에서 전원인가 유무 및 정상구동 상태에서 인터럽트(I₁)를 판단하여 인터럽트(I₁)에 신호 인가시에 연속되어 인가되는 인터럽트(I₂)한후 입력=고전위(IM)상태 인가를 판단하여 인가되는 입력 신호가 고전위 상태 신호일때 그 입력 주파수를 카운터(C₁)하여 카운터 완료(C₂)가 되면 그 입력 카운터에 따라 입력 카운터를 출력 레벨 코드 변환(C₃)으로 변환시키고 코드 변환에 따른 데이타 출력(C₄)을 제1도의 래치(3)에 인가시키고 다시 인터럽트 신호를 판별할 수 있는 인터럽트 가능 상태(I₃)로 만들어 분배점(E)에서 인터럽트(I₁)를 판별할 수 있는 반복 동작의 반복루틴을 행하도록 한 것이다.A second turn, and shows a state in the program in the ROM (9-ROM) as a flowchart stored in the ROM of the subject innovation start (S ₁₎ doenhu initial condition is satisfied (S ₂₎ when to be performed the normal driving microprocessor In (2), the interrupt (I ₁ ) is judged in the state of whether the power is applied and in the normal driving state, and the interrupt (I ₂ ) is continuously applied when the signal is applied to the interrupt (I ₁ ). When the input signal judged and applied is a high potential signal, the input frequency is countered (C ₁ ), and when the counter is completed (C ₂ ), the input counter is converted to output level code conversion (C ₃ ) according to the input counter, and the code The interrupt (I ₁ ) is determined at the distribution point (E) by applying the data output (C ₄ ) according to the conversion to the latch (3) of FIG. 1 and making it into an interruptible state (I ₃ ) which can again determine the interrupt signal. Can It is a repeat routine to effect the repeated operations.

이와 같이 본 고안은 수직신호 발생회로(1)의 출력 신호가 마이크로 프로세서(2)의 인터럽트 단자(INT)에 직접 인가되고 저항(R₉)을 통하여 마이크로 프로세서(2)의 입력단자(IN)에 인가되면 전술한 바와 같은 프로그램을 수행하여 마이크로 프로세서(2)의 인터럽트(INT)단자에 인가되는 라이징에지(FISINGEDGE)시에 제3(a)도의 지점()에서 인식한후 리드단자(RD)로 롬에 상태 신호를 인가시키어 롬(6)에 저장된 데이타를 인출시킬수 있는 상태에서 카운터 계수된 신호가 어드레스 버스(AB₄-AB₇)를 통하여 롬(6)에 인가되므로 계수된 값에 따른 데이타를 롬(6)에서 인출시켜 데이타 버스(DB₀-DB₇)를 통하여 래치(3)의 입력 신호로 인가되는 것으로 이때에 마이크로 프로세서(2)에서 인에이블단자(EL)에 「H 레벨」신호를 공급시켜 래치(3)에 롬(6)의 데이타가 공급될 수 있게 한다.As such, the present invention provides the output signal of the vertical signal generating circuit 1 directly to the interrupt terminal INT of the microprocessor 2 and to the input terminal IN of the microprocessor 2 through the resistor R ₉ . If it is applied, the program as described above is executed, and at the rising edge applied to the interrupt INT terminal of the microprocessor 2, the point of FIG. In the state in which the state signal is applied to the ROM by the read terminal RD and the data stored in the ROM 6 can be fetched, the counter counted signal is transmitted through the address bus AB ₄ -AB ₇ . ) Is applied to the input signal of the latch (3) through the data bus (DB ₀ -DB ₇ ) to the data according to the counted value from the ROM (6) at this time enabled by the microprocessor (2) The "H level" signal is supplied to the terminal EL so that the data of the ROM 6 can be supplied to the latch 3.

결국 마이크로 프로세서(2)에서 제2도의 프로그램된 순서대로 래치(3)에 데이타 입력 신호를 인가시켜 래치(3)의 각 출력단자로 출력되는 상태 신호를 제어하게 되는 것으로 마이크로 프로세서(2)에서는 프로그램된 순서대로 인터럽트 신호 인가시 입력단자(IN)로 인가되는 입력 신호의 유무를 검지 한후 일정기간 동안 카운터를 행하여 래치 회로에 카운터 신호와 대응하는 데이타 신호를 인가시킬수 있게 되며 제3(a)도에서와 같이 노우드검(A)으로 인가되는 인터럽트의 주기(T₁)(T₂)(T₃)동안 인가되는 전압에 따라 증폭회로(15)의 출력 노우드점(B)으로 각각 출력전압(V₁)(V₂)(V₃)을 얻을 수가 있는 것이다.As a result, the microprocessor 2 applies the data input signal to the latch 3 in the programmed order of FIG. 2 to control the state signal output to each output terminal of the latch 3. When the interrupt signal is applied in this order, the presence of an input signal applied to the input terminal (IN) is detected and a counter is performed for a predetermined period so that the counter signal and the corresponding data signal can be applied to the latch circuit. According to the voltage applied during the period (T ₁ ) (T ₂ ) (T ₃ ) of the interrupt applied to the Norm gum (A) as shown in the output voltage (B) of the amplification circuit (15) V ₁ ) (V ₂ ) (V ₃ ) can be obtained.

즉, 입력 노우드점(A)으로 인가되는 주파수가 가변되면 마이크로 프로세서(2)에서 롬(6)에 프로그램된 순서대로 이를 감지하여 인가되는 입력 전압에 따른 데이타 상태 신호("1"과 "0"과의 디지탈 신호)를 래치(3)에 인가시키고 래치(3)가 이상태 신호(이때 WR단자로 상태 신호가 인가될 때 출력된다)를 버퍼(4)를 통하여 증폭회로(15)에 인가시키는 것으로 증폭회로(15)에서 R₁=R, R₂=2R, R₃=4R, R₄=8R, R₅=10R, R₆=20R, R₇=40R, R₈=80R의 비례가 되도록 설정시키면 OP앰프(5)를 통하여 증폭된 상태신호 V0={(b₃'+b₂' ·2^-1+b₁'·2^-2+b₀·2^-3)+(b₃ ²+b₂ ²·2^-1+b² ₁·2^-2+b² ₀·2^-3)·}와 같이 계산된다.In other words, when the frequency applied to the input norm point A is varied, the microprocessor 2 senses it in the order programmed in the ROM 6, and accordingly, the data state signals "1" and "0" according to the input voltage are applied. Digital signal) to the latch 3, and the latch 3 applies this state signal (which is output when a state signal is applied to the WR terminal) to the amplifying circuit 15 through the buffer 4. In the amplifier circuit 15, R ₁ = R, R ₂ = ₂ R, R ₃ = ₄ R, R ₄ = 8 R, R ₅ = 10 R, R ₆ = 20 R, R ₇ = ₄₀ R, and R ₈ = ₈₀ R When set, the status signal V0 = amplified by the OP amplifier 5. _{_{{(b 3 '+ b 2}} ' · 2 -1 + b 1 '· 2 -2 + b 0 · 2 -3) + (b 3 2 + b 2 2 · 2 -1 + b 2 1 · 2 -2 + b ² ₀ 2 ^-3 ) } Is calculated as follows.

여기서 VS는 버퍼에서 출력되는 최대 전압이고 b₃-b₀, b₃'-b₀는 버퍼의 8비트 데이타를 나타낸다.Where VS is the maximum voltage output from the buffer and b _3- b ₀ , b ₃ '-b ₀ represent the 8-bit data of the buffer.

따라서 자동 이득 제어회로(7)에 인가되는 직류 레벨의 상태 신호는 제3(a)도에서 처럼 인터럽트의 주기(T₁)(T₂)…(T₁₀)가 상이할때마다 제3(b)도처럼 각각 상이한 직류 레벨의 전압(V₁)(V₂)-(V₁₀)을 출력시킬 수 있는 효과가 있는 것으로 입력측의 상용 주파수가 변하여도 이에 따라 제3(c)도 처럼 직류 레벨을 가변시킬수가 있어 자동 이득 제어회로(7)에 입력되는 레벨이 자동 조절되어 텔레비젼의 중요한 요소인 해상도 저해를 가져오는 요인을 제거시킬수가 있는 것이다.Therefore, the status signal of the DC level applied to the automatic gain control circuit 7 of the interrupt cycle, as shown in FIG claim _{3 (a) (T 1)} (T 2) ... Whenever (T ₁₀ ) is different, as shown in FIG. 3 (b), the voltages of different DC levels (V ₁ ) (V ₂ )-(V ₁₀ ) can be output. Accordingly, as shown in FIG. 3 (c), the DC level can be varied so that the level input to the automatic gain control circuit 7 can be automatically adjusted to eliminate the factor causing resolution degradation, which is an important element of the television.

이상에서와 같이 본 고안은 수직신호 발생회로의 출력 신호가 가변되더라도 롬에 프로그램된 순서대로 마이크로 프로세서가 감지하여 래치에 인가되는 데이타 신호를 가변시켜 버퍼 및 증폭회로로 출력되는 직류 레벨을 자동 제어시켜 자동 이득 제어 회로에 인가시킬수가 있는 것으로 자동 이득 제어 회로의 구동 전압을 인가되는 상용 주파수에 따라 자동 조절시켜 해상도에 영향을 미치는 현상을 제거할 수 있어 입력전원 및 각 나라에서 서로 호환성 있게 사용할 수 있는 텔레비젼 회로를 제공할 수가 있는 것이다.As described above, the present invention, even if the output signal of the vertical signal generating circuit is variable, the microprocessor senses in the order programmed in the ROM and varies the data signal applied to the latch to automatically control the DC level output to the buffer and amplification circuit. It can be applied to the automatic gain control circuit, and the driving voltage of the automatic gain control circuit can be automatically adjusted according to the applied commercial frequency to remove the phenomenon affecting the resolution. It can provide a TV circuit.

Claims

A microprocessor (2) connected to the vertical signal generating circuit (1) to counter the input frequency, and connected via an address bus (AB _4- AB ₇ ) and a data bus (DB ₀ -DB ₇ ) to the counter value. ROM 6 for outputting data along with latch 3 and buffer 4 for supplying a data signal as a constant signal, and then coupled to the OP amplifier 5 and resistors R ₁ -R ₈ . An input control circuit of an automatic gain control circuit configured to be connected to a normal automatic gain control circuit (7) through a DC power supply circuit (I5).