KR880001131B1 - 텔레비젼 수신기의 자동 이득 제어 시스템용 잡음 감도 감소회로 - Google Patents

텔레비젼 수신기의 자동 이득 제어 시스템용 잡음 감도 감소회로 Download PDF

Info

Publication number
KR880001131B1
KR880001131B1 KR8202347A KR820002347A KR880001131B1 KR 880001131 B1 KR880001131 B1 KR 880001131B1 KR 8202347 A KR8202347 A KR 8202347A KR 820002347 A KR820002347 A KR 820002347A KR 880001131 B1 KR880001131 B1 KR 880001131B1
Authority
KR
South Korea
Prior art keywords
output
transistor
filter
coupled
input
Prior art date
Application number
KR8202347A
Other languages
English (en)
Other versions
KR840000139A (ko
Inventor
루돌프 하포드 잭
Original Assignee
글렌 에이취. 브르스틀
알 씨 에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글렌 에이취. 브르스틀, 알 씨 에이 코포레이션 filed Critical 글렌 에이취. 브르스틀
Publication of KR840000139A publication Critical patent/KR840000139A/ko
Application granted granted Critical
Publication of KR880001131B1 publication Critical patent/KR880001131B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/21Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/52Automatic gain control

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Picture Signal Circuits (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Television Receiver Circuits (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Noise Elimination (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

내용 없음.

Description

텔레비젼 수신기의 자동 이득 제어 시스템용 잡음 감도 감소회로
도면은 본 발명의 실시예에 따라 잡음 휠터장치를 사용하는 AGC(자동 이득 제어) 시스템을 결합한 텔레비젼 수상기의 일부를 개략적으로 도시한 계통도.
* 도면의 주요부분에 대한 부호의 설명
11 : IF 증폭기 13 : 비디오 검출기
15 : 비디오 증폭기 40 : AGC전압 발생기
본 발명은 텔레비젼 수신기의 자동 이득 제어 시스템(AGC)에 관한 것으로, 특히 임펄스 잡음에 대한 이러한 AGC 시스템의 감도를 감소시키기 위한 새로운 장치에 관한 것이다.
"TDA 2540 및 TDA 2541-뉴욕 비죤 IF ICs"란 제목으로 된 1977년도판 필립스 기술정보 소책자 제034호에 기술된 것과 같은 공지된 형태의 텔레비젼 AGC 시스템에서, 수신된 합성 비디오 신호의 피이크 동기 레벨은 전압비교기 내에서 기준 레벨과 비교된다. 신호입력의 전위가 기준 레벨을 초과하면, 비교기 출력이 변하게 되어 주어진 속도로 AGC 휠터 캐패시터가 방전을 하도록 전류통로를 활성화시킨다. 이러한 작동이 없을때, AGC 휠터 캐페시터의 충전이 보다 낮은 속도로 분리전류 통로를 통해 취해진다.
고주파 잡음을 억제하기 위해서 이러한 비교기의 합성 비디오 신호 입력은 바랍직하게도 비교기의 통로내의 저역통과 휠터의 작용을 받게된다. AGC전위가 발생하도록 합성 비디오 신호의 좁은 응화 펄스가 적당하게 기여하기 위해서, 저역통과 휠터의 컷오프 주파수는 바람직하게도 휠터 출력내의 등화 펄스가 넓은 수평 및 수직 동기 펄스와 동일할 피이크 레벨에 도달하기에 충분하게 높게 된다. 저역통과 휠터 설계의 이러한 제한에도 불구하고, 휠터가 존재하면 바람직하게도 (1) 임펄스 잡음에 의해 신호 입력속에 삽입된 동기 펄스 방향으로 연장된(전형적으로 매우 좁은) 임펄스에 의해 피이크 레벨이 감소하게 되고, 뿐만 아니라(2) 휠터 출력내의 기준 레벨이상으로 잡음 임펄스의 선단부가 증가하는 것이 지연된다. 이 지연은 상기에 언급한 소책자에 기술된 회로에서와 같이 휠터 캐패시터 충전시에 신호 입력의 잡음 성분이 충돌하는 것을 감소하는 것을 감지할때, 잡음 존재를 검출하는 동안, 휠터 캐패시터 방전회로의 상태를 변경시키기 위해서 신속-작동 잡음 검출기가 갖추어져 있는 경우에 좋다.
그러나 휠터가 존재하는 것의 단점은 휠터 출력내의 기준 레벨이하로 잡음 임펄스의 종단부가 감소하는 것이 지연되고, 최종적인 시간 연장으로 휠터된 잡음 임펄스가 기준 레벨이상으로 연장된다는 것이다. 상술한 상태 변경 잡음 무보호 형태를 결합한 AGC 시스템에서의 잡음 휠터의 이 연장 효과는 AGC전위를 발생시킬때 임펄스 잡음의 해로운 충돌은 더욱 나빠지게 한다. 또한 상술한 상태 변경 잡음 보호 형태를 결합한 AGC시스템에서도 잡음 휠터의 이 연장효과는 신속-작동 잡음 검출기에 의해 취해진 상태 변경이 끝난후의 기간동안 기준 레벨이상으로 휠터된 잡음 임펄수가 유지되게 하고, 이 후자 시스템의 동작에 의해 잡음보호를 부분적으로 실패하게 한다.
본 발명의 원리에 따라며, 잡음 휠터 장치는 상술한 종다부 지연 단점을 방지하고 종래 기술의 잡음 휠터 장치의 선단부 지연 및 피이크 감소 장점을 포함한 텔레비젼 AGC 시스템의 비교기에 신호 입력을 제공한다. 본 발명의 원리에 따르면, 비교기의 신호 입력용의 저역통과 휠터는 이 저역통과 휠터를 바이패싱하기 위한 광대역 장치에 연결되어 있는데, 이 광대역 바이패싱 장치는 임펄스 잡음에 의해 신호 입력에 삽입된 잡음 임펄스의 선단부 동안 효과적으로 동작하지 않게 되고 잡음 임펄스의 종단부 동안 동작하게 된다.
본 발명의 실시예에 따르면, 텔레비젼 AGC 시스템의 전압비교기의 신호 입력을 저역 통과 필터링하는 것은, 베이스 전극이 한쌍의 저항 소자를 통해 비디오 신호원에 접속되고 제1캐패시터를 통해 고정 전위점에 접속되며, 에미터 전극이 제2캐패시터를 통해 한쌍의 저항소자의 접점에 접속된 제1트랜지스터를 포함한 능동 휠터에 의해 취해진다. 휠터 바이패싱 통로는 에미터-폴로위 형태로 배치된 제2트랜지스터에 의해 제공되는데, 이 트랜지스터의 베이스 전극은 상기 제1트랜지스터로 부터 원격 배치된 저항 소자의 중간 지점에 접속되고, 에미터 전극은 제1트랜지스터의 에미터 전극에 결합된다. 전압비교기는 에미터 전극이 제1트랜지스터의 에미터 전극에 접속되고 전류원 트랜티스터의 콜렉터-에미터 통로를 통해 고정 전위점으로 복귀되며, 베이스 전극이 기준 전위원에 결합되고, 콜렉터 전극이 출력 부하 임피단스에 결합된 제3트랜지스터를 포함한다.
이제부터, 첨부된 도면을 참조하여 본 발명을 더욱 상세하게 기술하겠다.
도면에서, IF 증폭기(11)은 텔레비젼 수신기의 동조기(도시하지 않음)의 중간 주파수 신호 출력을 입력단자 I에서 수신한다. IF 증폭기(11)의 이득은 다음에 기술된 방법으로 단자 G에서 발생한 이득 제어 전압의 변화에 따라서 제어된다. 이득 제어 IF 증폭기의 출력은 비디오 검출기(13)에 복조를 하기 위해 공급된다. 검출기(13)에 의해 수신된 합성 비디오 신호들은 비디오 증폭기(15)에서 증폭된다. 증폭된 비디오 신호들은 수신기의 비디오 신호처리 장치(도시하지 않음)에 인가되기 위해 증폭기(15)의 출력단자 0에서 유용하게 된다.
비디오 증폭기(15)의 부수적인 출력(부행동기 펄스를 가진 합성 비디오 신호를 포함함)은 에미터-폴로워 형태로 배치되고 콜렉터 전극이 동작 전위 공급원의 정단자(+V)에 직접 접속된 NPN트랜지스터(26)의 베이스 전극에 3개의 직렬로 접속된 저항기(21, 22, 24)를 통해 결합된다. 캐패시터(23)은 저항기(22와 24)의 접점과 트랜지스터(26)의 에미터 전극 사이에 결합된다. 부수적인 캐패시터(25)는 트랜지스터(26)의 베이스 전극과 고정 전위점(예, 동작 전위 공급원의 접지 부단자) 사이에 결합된다.
NPN트랜지스터(30)의 에미터 전극은 트랜지스터(26)의 에미터 전극에 직접 접속되고, 이것의 베이스 전극은 기준 바이어스 전위점(예, +2.4V)에 접속되며, 콜렉터 전극은 부하 저항기(31)을 통해 +V공급단자에 접속된다. 트랜지스터(26과 30)의 상호 접속된 에미터 전극들의 전류원은 콜렉터 전극이 상호 접속된 에미터 전극들에 직접 접속되고 베이스 전극이 +1.2V 바이어스 전위점에 접속되며 에미터 전극이 저항기(29)를 통해 접지로 복귀된 NPN트랜지스터(28)에 의해 제공된다.(예를 들어, 상기에 언급한 소책자에 기술된 형태로 된) AGC전압 발생기(40)은 (예를 들어 상기에 언급한 소책자에 기술된 방법으로) 트랜지스터(30)의 콜렉터 전극의 전위에 응답하여(발생기 출력단자 G 와 접지된 공급단자 사이에 결합된) 휠터 캐패시터(41)의 충전 및 방전을 제어한다.
부수적인 NPN트랜지스터(32)는 에미터-폴로워 형태로 배치되고, 이것의 베이스 전극은 저항기(21과 22)의 접점에 접속되며, 콜렉터 전극은 +V 공급단자에 직접 접속되며, 에미터 전극은 저항기(33)을 통해 트랜지스터(26)의 에미터 전극에 접속된다.
도시한 회로가 동작할때, 저항기(21, 22, 24)는 (예를 들어, 1975년에 호워드 더블류 샘스 앤드 컴패니, 인코포레이티드에서 발행한 디. 란캐스터가 쓴 능동휠터 제조책의 125페이지에 기술된 형태의)능동 제2등급휠터를 형성하도록 캐패시터(23, 25)와 트랜지스터(26)과 상호동작한다. 이 휠터는 각각의 동기 펄스의 선단부의(부방향으로의)증가를 지연시킬 뿐만 아니라, 각각의 동기 펄스의 종단부의 감소를 지연시킨다. 능동 휠터의 컷오프 주파수의 저한계는, 부과된 지연이 휠터의 합성 비디오 신호 출력의 (좁은)등화 펄스 성분이 넓은 동기 펄스와 같은 피이크 레벨에 도달하지 못하게 하지 않는 요구에 바람직하게 순응함으로써 부과된다.
트랜지스터(30)의 콜렉터 전극의 전위는 휠터 출력의(부) 피이크 값이 트랜지스터(30)에 의해 도전 상태로 되도록 임계 레벨이하, 즉 +2.4V 기준 바이어스 전위이하로 떨어질때에만 고전위상태에서 벗어나게 된다. 다시 말하면, 휠터 캐패시터(41)의 방전은 이러한 이탈동안에만 생긴다. AGC 시스템이 정상적으로 동작할때, 동기 펄스의 피이크 레벨은 상기 기준 레벨과 같은 레벨에서 안정하게 된다.
도시한 수신기가 임펄스 잡음을 수신하게 되면, 전형적으로 상기 등화 펄스보다 단시간의 최종적인 부행 잡음 임펄스가 동기 펄스 피이크 레벨이하로 연장된 피이크 값을 가진 휠터 입력에 나타나게 된다. 이러한 잡음 임펄스상에서의 능동 휠터의 바람직한 효과는 휠터 출력내에 잡음 임펄스의 선단부의 (부방향으로의)증가를 임계 레벨로 지연시키는 것이다. 이러한 지연은 유리하게도 신속-작동 잡음 검출기(도시하지 않음)가 작동된 후에 잡음을 보호하기 위해서 발생기(40)의 상태를 변경시킬때끼지 휠터된 잡음 임펄스에 의한 트랜지스터의 콜렉터에서의 전위의 방해를 지연시킨다.
잡음 임펄스의 종단부가(정방향으로)감소될때 수반되는 것이 바람직하지 못한 지연을 방지하기 위하여, 트랜지스터(32)는 능동휠터를 바이패싱시키는 광대역 통로를 만들도록 작용하게 된다. 바이패싱 통로는 저항기(33)과 직렬로 접속된 트랜지스터(32)의 베이스-에미터 통로를 포함한다.
잡음 임펄스의 종단부의 초기에, 휠터 압력이 (정방향으로) 신속하게 감소되면 트랜지스터(32)의 베이스-에미터 통로를 순방향 바이어싱하게 되므로, 트랜지스터(26)의 에미터 전위가 휠터 압력이 신속하게 감소된 후에 현저한 지연이 없이 감소되어, 트랜지스터(30)의 차단되도록 신속하게 구동되게 한다. 따라서 적당한 AGC전압이 발생하는 것을 방해하는 잡음 임펄스의 충돌은 휠터 출력의 종단부의 감소 지연이 생기 경우에 가능한 것보다 더 적게 된다. 잡음을 보호하기 위해서 발생기(40)내에 상태 변경을 사용하는 경우에, 상태 변경후에 트랜지스터(30)의 콜렉터의 전위 방해가 계속 방지된다.
저항기(21과 22)의 저항값의 비(즉, 능동 휠터의 제1저항의 바이어스 탭 위치 선택)은 트랜지스터(32)가 작동하는 경우를 적당한 양만큼 정상적인 동기 피이크 레벨을 초과하는 피이크레벨의 펄스의 종단부에 한정시키기 위해 선택된다.

Claims (5)

  1. 공급된 이득 제어 전위에 따라서 제어되는 이득을 갖고 있는 IF증폭기와, 상기 이득 제어 IF 증폭기의 출력에 응답하는 비디오 검출기를 포함하고 있는 텔레비젼 수신기에 있어서, 입력 및 출력을 갖고 있고, 소정의 컷오프 주파수를 나타내는 저역통과 휠터(21, 22, 23, 24, 25), 상기 저역통과 휠터의 상기 입력에 합성 비디오 신호를 공급하기 위해 상기 비디오 검출기의 출력에 응답하는 장치(15) ; 기준 전위원(+2.4V) ; 상기 기준 전위원에 결합된 제1입력 (베이스30)과 상기 제2비교기 입력의 전위가 상기 기준 전위에 관련된 임계 전위에 도달할때 출력 변화를 나타내기 위해 상기 저역 통과 휠터의 상기 출력에 결합된 제2입력(베이스26)을 갖고 있는 전압 비교장치(26, 30), 상기 비디오 검출기의 상기출력에 응답하는 입력을 갖고 있고, 상기 저역 통과 휠터를 바이패싱 시키기 위해 상기 제2 비교기 입력에 결합된 출력(에미터 32)를 갖고 있으며, 소정의 크기로 초과하는 크기와 소정의 감지의 상기 바이패싱 장치의 입력과 출력의 전위들 사이에 차이가 있을 때에만 동작하게 되고, 상기 저역통과 휠터의 통과대역을 둘러싸고 상기 컷오프 주파수 이상으로 연장된 통과 대역을 갖고 있는 장치(32) 및 상기 이득 제어 전위를 발생시키기 위해 상기 전압 비교장치의 출력 변화에 응답하는 장치(40)를 특징으로 하는 자동 이득 제어 시스템.
  2. 제1항에 있어서, 상기 저역통과 휠터가 능동 휠터(21-25)로 구성되고, 상기 바이패싱 장치가 에미터-폴로워 형태로 배치되고 상기 합성 비디오 신호들 수신하도록 결합된 베이스 전극과 상기 휠터 출력에 결합된 에미터 전극을 갖고 있는 제1트랜지스터(32)를 포함하는 것을 특징으로 하는 자동 이득 제어 시스템.
  3. 제2항에 있어서, 상기 능동 휠터가 베이스 및 에미터 전극을 갖고 있는 제2츠랜지스터(26), 상기 제2트랜지스터의 베이스 전극과 상기 비디오 신호 공급장치의 출력장치의 출력 사이에 직력로 접속된 제1저항(21, 22) 및 제2저항(24), 상기 제1 및 제2저항의 접점과 상기 제2트랜지스터의 에미터 전극사이에 결합된 제1캐패시터(23) 및 상기 제2트랜지스터의 베이스 전극과 고정된 전위점 사이에 결하보딘 제2캐패시터(25)로 구성되고, 상기 능동 휠터의 출력이 상기 제2트랜지스터의 상기 에미터 전극에서 나타나는 것을 특징으로 하는 자동 이득 제어 시스템.
  4. 제3항에 있어서, 상기 제1트랜지스터(32)의 베이스 전극이 상기 제1저항(21, 22)의 중간점에 접속된 것을 특징으로 하는 자동 이득 제어 시스템.
  5. 제4항에 있어서, 상기 전압 비교장치가 상기 기준 전위원에 접속된 베이스 전극, 상기 제2특랜지스터(26)의 에미터 전극에 접속된 에미터 전극 및 상기 전압 비교 장치의 출력 변화가 부하 임피단스(31) 양단에서 나타나도록 부하임피단스(31)에 접속된 콜렉터 전극을 갖고 있는 제3트랜지스터(30)을 포함하고, 자동 이득 제어 시스템이 상기 제2 및 제3트랜지스터의 상호 접속된 에미터 전극에 결합된 전류원 형태로 배치된 제4트랜지스터(28)을 포함하는 것을 특징으로 하는 자동 이득 제어 시스템.
KR8202347A 1981-05-29 1982-05-27 텔레비젼 수신기의 자동 이득 제어 시스템용 잡음 감도 감소회로 KR880001131B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US268.497 1981-05-29
US268.494 1981-05-29
US06/268,497 US4408229A (en) 1981-05-29 1981-05-29 Noise sensitivity reduction apparatus for a TV receiver AGC system

Publications (2)

Publication Number Publication Date
KR840000139A KR840000139A (ko) 1984-01-30
KR880001131B1 true KR880001131B1 (ko) 1988-06-30

Family

ID=23023272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8202347A KR880001131B1 (ko) 1981-05-29 1982-05-27 텔레비젼 수신기의 자동 이득 제어 시스템용 잡음 감도 감소회로

Country Status (8)

Country Link
US (1) US4408229A (ko)
EP (1) EP0067585B1 (ko)
JP (1) JPS57207409A (ko)
KR (1) KR880001131B1 (ko)
AT (1) ATE17069T1 (ko)
CA (1) CA1185360A (ko)
DE (1) DE3267997D1 (ko)
FI (1) FI72627C (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4577234A (en) * 1983-10-31 1986-03-18 Rca Corporation Driver amplifier for an image display device
US4680631A (en) * 1984-09-19 1987-07-14 Tokyo Electric Co., Ltd. Television composite video signal processing circuit
FR2611337B1 (fr) * 1987-02-20 1989-05-26 Thomson Semiconducteurs Dispositif de commande automatique de gain de signaux video
MY108249A (en) * 1991-12-13 1996-08-30 Thomson Consumer Electronics Inc A detector circuit for use in a vcr
US5305109A (en) * 1992-09-08 1994-04-19 Samsung Electronics Co., Ltd. Parallel untuned video if amplifiers supplied signals from TV 1st detector via respective input filters
US8760538B2 (en) 2011-01-21 2014-06-24 Exelis, Inc. Adaptive gain control image processing system and method
KR102494784B1 (ko) 2015-07-28 2023-02-01 삼성전자주식회사 수신기 및 그 동작 방법
KR102106548B1 (ko) 2018-12-12 2020-05-04 주식회사 세프라 덴드리머를 포함하는 에어백 슈트용 올레핀계 탄성체 복합수지 조성물

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3898380A (en) * 1973-10-17 1975-08-05 Motorola Inc AGC Detector circuit having noise and overload correction capability
US4292598A (en) * 1978-06-01 1981-09-29 Tokyo Shibaura Denki Kabushiki Kaisha Automatic gain control circuit
US4218708A (en) * 1978-08-18 1980-08-19 Rca Corporation Keyed AGC circuit
JPS5527759A (en) * 1978-08-21 1980-02-28 Hitachi Ltd Monolithic semiconductor integrated circuit for television

Also Published As

Publication number Publication date
FI72627C (fi) 1987-06-08
FI72627B (fi) 1987-02-27
US4408229A (en) 1983-10-04
CA1185360A (en) 1985-04-09
EP0067585A3 (en) 1984-01-18
EP0067585A2 (en) 1982-12-22
KR840000139A (ko) 1984-01-30
JPS57207409A (en) 1982-12-20
JPS6319090B2 (ko) 1988-04-21
DE3267997D1 (en) 1986-01-30
EP0067585B1 (en) 1985-12-18
ATE17069T1 (de) 1986-01-15
FI821820A0 (fi) 1982-05-21

Similar Documents

Publication Publication Date Title
CA1130916A (en) Synchronization signal separator circuit
US4167025A (en) Automatic peak beam current limiter
JPH0237885A (ja) 自動利得制御回路
KR880001131B1 (ko) 텔레비젼 수신기의 자동 이득 제어 시스템용 잡음 감도 감소회로
US4097896A (en) Sync separator circuit
US4212032A (en) Synchronization and gain control circuit
US4296437A (en) Clamping circuit for a video signal
GB1458450A (en) Keyed agc circuit
US3860750A (en) Noise canceller circuit for television sync separator
US4377823A (en) Noise processing system for a television receiver
US2878312A (en) Noise immune autoamtic gain control circuit
US4216502A (en) Peak detector circuit
US4218708A (en) Keyed AGC circuit
JPS623640B2 (ko)
GB2046041A (en) Signal overload prevention circuit
JP3182417B2 (ja) 発振器を含む同期化回路
CA1130915A (en) Noise cancellation circuit
CA1212462A (en) Switching network with suppressed switching transients
KR950013443B1 (ko) Ic화에 적합한 피이크 홀드 회로
KR830000114B1 (ko) 동기 이득 제어회로
EP0131055B1 (en) Automatic gain control circuit
KR790000819B1 (ko) 선택 자동 이득 조절 회로
US4400733A (en) Synchronizing pulse separator
US2887530A (en) Television synchronizing circuit
Rhodes et al. An Efficient Noise Immune Sync and AGC Circuit for Television Receivers