KR880001058Y1 - Reset circuit of a micro processor - Google Patents
Reset circuit of a micro processor Download PDFInfo
- Publication number
- KR880001058Y1 KR880001058Y1 KR2019830009685U KR830009685U KR880001058Y1 KR 880001058 Y1 KR880001058 Y1 KR 880001058Y1 KR 2019830009685 U KR2019830009685 U KR 2019830009685U KR 830009685 U KR830009685 U KR 830009685U KR 880001058 Y1 KR880001058 Y1 KR 880001058Y1
- Authority
- KR
- South Korea
- Prior art keywords
- microprocessor
- capacitor
- reset
- power
- reset circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
내용 없음.No content.
Description
첨부된 도면은 본 고안의 회로도이다.The accompanying drawings are circuit diagrams of the subject innovation.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
가 : 동작제어부 나 : 순시 동작부A: Operation control unit B: Instantaneous operation unit
다 : 비교부C: Comparator
본 고안은 마이크로 프로세서와 순간 정전 및 복귀시 이러한 시스템의 오동작에 의한 논리 변환이 일어남을 방지함과 아울러 초기 전원 투입시 순시동작을 행하도록한 마이크로 프로세서의 리세트 회로에 관한 것이다.The present invention relates to a microprocessor and a reset circuit of a microprocessor which prevents a logic conversion due to a malfunction of such a system during a momentary power failure and return, and performs instantaneous operation upon initial power-up.
일반적으로 원칩 마이크로 프로세서에서 리세트(Reset)단자는 파워 다운(Power down) 상태에서 스타트 시키기 위해 사용되는 것으로서, 마이크로 프로세서의 초기 전원 투입후 이 마이크로 프로세서가 정상동작 개시시까지 준비가 완료된 이후에 리세트 펄스를 가하므로서 마이크로 프로세서의 정상동작이 진행된다.Typically reset on one chip microprocessor The terminal is used to start in the power down state, and the microprocessor operates normally by applying a reset pulse after the microprocessor is ready for normal operation after the initial power-up of the microprocessor. This is going on.
종래에는 이 마이크로 프로세서와 리세트 단자등에 저항 및 컨덴서 또는 트랜지스터로 구성된 논리레벨 안정회로를 연결하여 이러한 디지탈로 동작하는 회로의 입력 논리레벨을 규정치 이하 또는 이상으로 유지시켜 확실한 디지탈 동작을 행하도록 하고 있으나, 이는 전원이 순간 차단 이후 복귀시에는 컨덴서의 역할로 정확히 세트가 되지 않고 리세트 상태로 남아 있으므로 이러한 마이크로 프로세서의 타입력 단자의 정전에 따른 상태 변환에 의한 신호가 그대로 진행이 되어 이 내부의 논리상태를 예기치 않은 상태로 변환시키는 오동작을 유발시킬 뿐더러 이 마이크로 프로세서에 의해 제어되는 외부 주변 회로 또는 기기의 뜻밖의 동작을 유발시킬 가능성이 크다.Conventionally, a logic level stabilization circuit composed of resistors, capacitors or transistors is connected to the microprocessor and the reset terminal to maintain a certain digital operation at or below a specified value. This is because when the power is returned after the momentary shut-off, it is not set exactly as a capacitor but remains in the reset state. Therefore, the signal due to the state transition caused by the power failure of the type force terminal of the microprocessor proceeds as it is. Not only does it cause a malfunction that translates the state into an unexpected state, it is also likely to cause unexpected operation of external peripheral circuits or devices controlled by this microprocessor.
즉, 순간 정전시는 이를 확실히 세트 또는 리세트시켜 마이크로 프로세서의 동작을 정지 또는 진행시키는 것이 필요한 것이다.That is, during a momentary power failure, it is necessary to reliably set or reset it to stop or advance the operation of the microprocessor.
또한, 마이크로 프로세서의 정상 진행은 리세트 펄스를 가하므로서 행해지는데 종래의 것에는 초기전원투입시 컨덴서에 충전되는 소정의 논리레벨 이상의 전압이 가해질 동안의 기간이 걸리므로 이러한 물품의 순시동작을 행할 수 없었다.In addition, the normal progress of the microprocessor is performed by applying a reset pulse. However, since the conventional one takes a period during which a voltage above a predetermined logic level charged to the capacitor is applied during initial power-up, instantaneous operation of such an article can be performed. There was no.
본 고안은 종래의 이러한 결점을 해소하기 위한 것인데, 이는 초기 전원 투입시 순시 동작을 행하며 전원의 순간 차단 복귀시에 이러한 물품의 오동작을 없애려는 목적이 있는 것이다.The present invention aims at eliminating this drawback of the prior art, which is intended to perform instantaneous operation upon initial power-up and to eliminate malfunctions of such articles upon momentary return of the power supply.
이하에서 이를 상세히 설명하면 다음과 같다.This will be described in detail below.
저항(R1), 제너다이오드(Z1), 컨덴서(C1)에 의해 스위칭 제어되는 트랜지스터(Tr)와 이 트랜지스터(Tr)의 동작으로 논리 변환하는 낸드 게이트(N1)로 동작제어부(가)를 구성하고, 이의 출력은 다이오드(D1, D2)로 구성된 비교부(다)의 다이오드(D1)에 연결하며, 이 비교부(다)의 타측 다이오드(D2)에는 저항(R4), 컨덴서(C2)에 의해 동작제어되는 인버터(N2, N3)로 구성된 순시 동작부(나)를 연결하고, 상기 비교부(다)의 출력은 마이크로 프로세서(MIS)의 리세트단자에 연결하여서 된 것이다.A transistor (Tr) controlled by a resistor (R 1 ), a zener diode (Z 1 ), and a capacitor (C 1 ), and a NAND gate (N 1 ) which is logically converted by the operation of the transistor (Tr), ) the configuration, and its output is connected to the diode (D 1) of the diode (D 1, a comparison unit (C) consisting of a D 2), the comparison unit (C) has a resistance (R the other diode (D 2) of the 4 ), an instantaneous operation unit (B) consisting of inverters (N 2 , N 3 ) controlled by the capacitor (C 2 ) is connected, and the output of the comparison unit (C) is reset of the microprocessor (MIS). Terminals By connecting to.
미설명 부호 +Vcc는 직류전원, R2, R5는 바이어스 저항이다.Reference sign + Vcc is a DC power supply, R 2 , R 5 is a bias resistor.
이러한 구성의 본 고안은 최초 전원 투입시에는 직류전원(+Vcc)이 인가되면서 동작제어부(가)의 저항(R1), 제너다이오드(Z1)를 거쳐 컨덴서(C1)에 전하가 축전되고 그 레벨이 트랜지스터(Tr)를 언(ON)시킬 정도에 이르면 트랜지스터(Tr)가 언되어 낸드 게이트(N1) 출력은 논리레벨 high로 나타난다.According to the present invention of the above configuration, when a DC power source (+ Vcc) is applied for the first time , electric charges are stored in the capacitor C 1 through the resistor R 1 and the zener diode Z 1 of the operation control unit. When the level reaches the level to turn ON the transistor Tr, the transistor Tr is turned off and the NAND gate N 1 output appears at a logic level high.
한편, 순시동작부(나)는 저항(R4)을 거쳐 컨덴서(C2)에 일정 전하가 축전되면서 버퍼용 낸드 게이트(N2)의 입력 논리레벨 이상에 도달하면 버퍼(N2, N3)의 출력이 high로 된다.On the other hand, when the instantaneous operation part (B) reaches the input logic level of the NAND gate N 2 for buffers while a constant charge is stored in the capacitor C 2 through the resistor R 4 , the buffers N 2 , N 3 ) Output goes high.
그러므로, 비교부(다)의 다이오드(D1, D2)는 오프(OFF)된 상태로 직류전원(+Vcc)이 직접 마이크로 프로세서의 리세트 단자에 가해지므로 마이크로 프로세서(MIS)가 정상 진행을 하게 된다.Therefore, the diodes D 1 and D 2 of the comparator C are turned off and the direct current power source (+ Vcc) is directly microprocessor. Reset terminal The microprocessor (MIS) proceeds normally.
이때, 동작제어부(가)의 낸드 게이트(N1) 출력이 전원투입과 함께 재빨리 high로 된 상태에서 순시 동작부(나)에 의해 리세트 전압이 순시에 가해지는 것이 가능한 것은 일예로 다음 (표1)과 같다.At this time, it is possible for the instantaneous operation unit (B) to apply the reset voltage instantaneously while the NAND gate N 1 output of the operation control unit (A) is quickly turned high with the power on. Same as 1).
[표 1]TABLE 1
즉, 순시동작 제어부(나)의 컨덴서(C2)에 전하가만 충전되는 시간인 t2이전에 버퍼용 낸드 게이트(N2)의 입력논리를 2.5V 정도로 하면 t1에서 낸드 게이트(N2)가 상태변환 하므로 그 출력이 high가 되어 마이크로 프로세서(MIS)의 리세트 단자엔 직접 전원(+Vcc)이 가해져서 시간 t1에 의한 순시 동작이 가능한 것이다.That is, the NAND gate at t 1 when the input logic of the instantaneous operation control (B) a capacitor (C 2) to buffer the NAND gate (N 2) for the time t 2 of the previous charge which is only about 2.5V charging (N 2 ) State transition, so the output becomes high and reset terminal of microprocessor (MIS) The direct current power supply (+ Vcc) is applied to enable instantaneous operation by time t 1 .
그리고, 이때에 동작제어부(가)의 컨덴서(C1)는 저항(R1)과 제너 다이오드(Z1)에 의해 전원 투입 개시와 함께 신속히 충전되어 트랜지스터(Tr)를 동작시키고 낸드 게이트(N1) 출력이 먼저 high로 되어 있다.At this time, the capacitor C 1 of the operation control unit A is quickly charged with the start of power-up by the resistor R 1 and the zener diode Z 1 to operate the transistor Tr, and the NAND gate N 1. The output is first high.
한편, 전원이 순간 차단후 복귀 되었을시는 순시 동작부(나)의 컨덴서(C2) 전위가 신속히 감소하여 낸드 게이트(N2)입력상태를 Low로 하므로 버퍼(N2, N3)의 출력이 Low로 되어 직류전원(+Vcc)의 감소되는 전원는 마이크로 프로세서(MIS)의 입력 논리레벨 이하로 순시에 떨어지므로 마이크로 프로세서(MIS)의 정상동작이 정지되고, 이는 타단자에 미치는 순간 정전으로 말미암은 입력변환에 관계없이 마이크로 프로세서(MIS)를 정지시키게 되므로서 이 내부의 논리적 상태변환을 일으킬 염려가 없다.On the other hand, when the power supply is restored after the momentary shut-off, the potential of the capacitor C 2 of the instantaneous operation part (B) decreases rapidly, and the NAND gate (N 2 ) input state is set low, thereby outputting the buffers (N 2 , N 3 ). The low power of the DC power supply (+ Vcc) decreases instantaneously below the input logic level of the microprocessor (MIS). Therefore, the normal operation of the microprocessor (MIS) is stopped, which is caused by a momentary power loss to the other terminal. It stops the microprocessor (MIS) irrespective of the input transition, so there is no fear of causing the internal logical state transition.
이러한 본 고안은 마이크로 프로세서에서 초기전원 투입시 순시동작이 가능하며 전원의 순간차단, 복귀시에는 오동작을 유발할 염려가 없게 되므로 이러한 물품의 신뢰성 향상을 기할 수 있는 매우 유익한 특징이 있다.The present invention is capable of instantaneous operation when the initial power is turned on in the microprocessor, and there is no fear of causing malfunction when the power is interrupted and returned.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019830009685U KR880001058Y1 (en) | 1983-11-16 | 1983-11-16 | Reset circuit of a micro processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019830009685U KR880001058Y1 (en) | 1983-11-16 | 1983-11-16 | Reset circuit of a micro processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR850004195U KR850004195U (en) | 1985-07-13 |
| KR880001058Y1 true KR880001058Y1 (en) | 1988-03-17 |
Family
ID=19231859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019830009685U KR880001058Y1 (en) | 1983-11-16 | 1983-11-16 | Reset circuit of a micro processor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR880001058Y1 (en) |
-
1983
- 1983-11-16 KR KR2019830009685U patent/KR880001058Y1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR850004195U (en) | 1985-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870001255Y1 (en) | Power supply circuit for microcomputer | |
| US6724227B2 (en) | Load-driving semiconductor device | |
| EP0317437B1 (en) | Reset signal generating circuit | |
| US5323067A (en) | Self-disabling power-up detection circuit | |
| US5883532A (en) | Power-on reset circuit based upon FET threshold level | |
| JPH0697429B2 (en) | Low voltage blocking controller | |
| US5157270A (en) | Reset signal generating circuit | |
| US6011429A (en) | Reference voltage generating device | |
| US20040217785A1 (en) | Reset circuits | |
| KR880001058Y1 (en) | Reset circuit of a micro processor | |
| JP2863658B2 (en) | Microprocessor reset device especially for automotive applications | |
| JPH0470869B2 (en) | ||
| JP3082782B2 (en) | Voltage detection circuit | |
| KR840001740Y1 (en) | Motor controlling device | |
| EP0343872A2 (en) | CMOS power-on reset circuit | |
| US4303838A (en) | Master-slave flip-flop circuits | |
| US5034705A (en) | Power up and oscillator circuit using a single capacitor | |
| KR910006456Y1 (en) | Trigger input error protection circuit | |
| KR920004509Y1 (en) | Reset circuit using switching elements | |
| KR930005745Y1 (en) | Resetting circuit monitoring micro-computer | |
| KR890003753Y1 (en) | Automatic reset circuit in micro computer | |
| JPH0224277Y2 (en) | ||
| JPS6134634B2 (en) | ||
| JPH0229117A (en) | Reset circuit | |
| SU1272397A1 (en) | Device for protection of voltage converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 19950228 Year of fee payment: 8 |
|
| EXPY | Expiration of term |