KR870011536A - 변환색인 버퍼 셧다운 기구 - Google Patents
변환색인 버퍼 셧다운 기구 Download PDFInfo
- Publication number
- KR870011536A KR870011536A KR870001647A KR870001647A KR870011536A KR 870011536 A KR870011536 A KR 870011536A KR 870001647 A KR870001647 A KR 870001647A KR 870001647 A KR870001647 A KR 870001647A KR 870011536 A KR870011536 A KR 870011536A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- tag
- response
- contents
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Information Transfer Systems (AREA)
- Debugging And Monitoring (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Polarising Elements (AREA)
- Emergency Protection Circuit Devices (AREA)
- Telephonic Communication Services (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 컴퓨터 시스템의 블럭선도.
제 2 도는 제 1 도의 컴퓨터를 위한 가상 페이지 대물리 페이지의 사상(mapping)도.
제 3 도는 본 발명의 개요를 구체화한 어드레스 변환 유니트의 상세 회로도.
Claims (19)
- 제 1 및 제 2 태그 레지스터와 ;상기 제 2 태그 레지스터의 내용과는 독립적으로 상기 제 1 태그 레지스터내에 태그를 저장하기 위한 수단과 ;상기 제 1 태그 레지스터의 내용이 유입하는 태그 신호와 일치하는 경우에 제 1 일치 신호를 활성화 시키기 위한 제 1 비교기 수단과 ;상기 제 2 태그 레지스터의 내용이 유입하는 태그 신호와 일치하는 경우에 제 2 일치신호를 활성화 시키기 위한 제 2 비교기 수단과 ;상기 제 1 일치 신호에 응답하여 상기 제 2 일치 신호 및 상기 제 2 태그 레지스터의 내용과는 독립적으로, 제 1 데이타 신호를 출력 버스상에 인에이블 시키기 위한 제 1 출력 수단 및 ;상기 제 2 일치 신호에 응답하여, 상기 제 1 일치 신호 및 제 1 태그 레지스터의 내용과는 독립적으로, 제 2 데이타 신호를 출력버스상에 인에이블 시키기 위한 제 2 출력 수단으로 이루어진 캐쉬 메모리를 포함하는 컴퓨터 시스템에 있어서, 상기 컴퓨터 시스템은,제 1 및 제 2 일치 신호가 동시에 활성화될 가능성이, 제 1 시스템 조건이 존재하지 않을때보다 제 1 시스템 조건이 존재할때 더욱 크도록 미리 결정한 상기 제 1 시스템 조건의 존재를 검출하기 위한 제 1 검출 수단을 추가로 구비하고, 또한(1) 상기 제 1 검출 수단에 응답하여 상기 제 1 일치 신호에 대한 상기 제 1 출력 수단의 응답을 금지시키기 위한 수단과,(2) 상기 제 1 검출 수단에 응답하여 상기 제 2 일치 신호에 대한 상기 제 2 출력 수단의 응답을 금지시키기 위한 수단중 어느 하나의 요소 또는 두개의 요소를 그룹으로 구비하는 것을 특징으로하는 컴퓨터 시스템.
- 제 1 항에 있어서,두개의 요소를 그룹으로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제 2 항에 있어서,상기 캐쉬 메모리는 변환 색인 버퍼이고, 또한 상기 제 1 시스템 조건은 시스템 부우트 루틴의 처리 중에 존재하는 것임을 특징으로하는 컴퓨터 시스템.
- 제 2 항에 있어서,상기 캐쉬 메모리는 변환 색인 버퍼이고, 또한 상기 제 1 시스템 조건은, 유입하는 태그 신호가 메모리의 직접 사상 영역에 대한 레퍼런스를 구성할때 존재하는 것임을 특징으로 하는 컴퓨터 시스템.
- 제 2 항에 있어서,캐 쉬억세스가 요구되지 않을 때에만 존재하는 제 2 시스템 조건의 존재를 검출하기 위한 제 2 검출 수단과 ;상기 제 2 검출 수단에 응답하여, 상기 제 1 일치 신호에 대한 상기 제 1 출력 수단의 응답 및 상기 제 2 일치 신호에 대한 상기 제 2 출력 수단의 응답을 금지시키기 위한 수단을 추가로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제 2 항에 있어서,상기 캐쉬 메모리를 변환색인 버퍼이고,또한 상기 컴퓨터 시스템은,유입하는 태그 신호가 메모리의 직접 사상 영역에 대한 레퍼런스를 구성할때 활성화되어, 상기 제 1 일치 신호에 대한 상기 제 1 출력 수단의 응답과 상기 제 2 일치 신호에 대한 상기 제 2 출력 수단의 응답을 금지시키기 위한 수단을 추가로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제 2 항에 있어서,상기 캐쉬 메모리는 변환 색인 버퍼이고, 상기 캐쉬메모리는 또한,상기 컴퓨터 시스템이 메모리 억세스 명령이 아닌 명령을 실행 중일때, 활성화되어 상기 제 1 일치 신호에 대한 상기 제 1 출력 수단의 응답과 상기 제 2 일치 신호에 대한 상기 제 2 출력 수단의 응답을 금지시키기 위한 수단을 추가로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제 5 항에 있어서,상기 제 2 시스템 조건은, 상기 컴퓨터가 메모리 억세스 명령이 아닌 명령을 실행중일때 존재하는 것임을 특징으로 하는 컴퓨터 시스템.
- 제 2 항에 있어서,유입하는 태그신호가 제 1 태그 레지스터의 내용 및 제 2 태그 레지스터의 내용과 모두 일치할때 안전 신호를 활성화시키기 위한 제 3 검출 수단과 ;상기 안전 신호가 활성화 될때, 상기 제 1 일치 신호에 대한 상기 제 1 출력 수단의 응답과 상기 제 2 일치 신호에 대한 상기 제 2 출력 수단의 응답을 금지시키기 위한 수단을 추가로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제 1 및 제 2 태그 레지스터와 ;상기 제 2 태그 레지스터의 내용과는 독립적으로 상기 제 1 태그 레지스터내에 태그를 저장하기 위한 수단과 ;상기 제 1 태그 레지스터의 내용이 유입하는 태그 신호와 일치하는 경우에 제 1 일치 신호를 활성화 시키기 위한 제 1 비교기 수단과 ;상기 제 2 태그 레지스터의 내용이 유입하는 태그 신호와 일치하는 경우에 제 2 일치 신호를 활성화 시키기 위한 제 2 비교기 수단과 ;상기 제 1 일치 신호에 응답하여, 상기 제 2 일치 신호 및 상기 제 2 태그레지스터의 내용과는 독립적으로, 제 1 데이타 신호를 출력 버스상에 인에이블 시키기 위한 제 1 출력 수단 및 ;상기 제 2 일치 신호에 응답하여, 상기 제 1 일치 신호 및 상기 제 1 태그 레지스터의 내용과는 독립적으로, 제 2 데이타 신호를 출력 버스상에 인에이블시키기 위한 제 2 출력 수단으로 이루어진 캐쉬 메모리를 포함하는 컴퓨터 시스템에 있어서,캐쉬 억세스가 요구되지 않을 때에만 존재하는 제 2 시스템 조건의 존재를 검출하기 위한 제 2 검출 수단과 ;상기 제 2 검출 수단에 응답하여, 상기 제 1 일치 신호에 대한 상기 제 1 출력 수단의 응답 및 상기 제 2 일치 신호에 대한 상기 제 2 출력 수단의 응답을 금지시키기 위한 수단을 추가로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제10항에 있어서,상기 캐쉬 메모리는 변환 색인 버퍼이고, 또한 상기 제 2 시스템 조건은 유입하는 태그 신호가 메모리의 직접 사상영역에 대한 레퍼턴스를 구성할때 존재하는 것임을 특징으로하는 컴퓨터 시스템.
- 제10항에 있어서,상기 캐쉬 메모리는 변환 색인 버퍼이고, 또한 상기 제 2 시스템 조건은, 상기 컴퓨터가 메모리 억세스 명령이 아닌 명령을 실행중일때 존재하는 것임을 특징으로하는 컴퓨터 시스템.
- 제10항에 있어서,상기 캐쉬 메모리는 변환 색인 버퍼이고, 또한 상기 제 2 시스템 조건은, 유입하는 태그 신호가 메모리의 직접 사상 영역에 대한 레퍼턴스를 구성할때나, 상기 컴퓨터가 메모리억세스 명령이 아닌 명령을 실행 중일때 존재하는 것임을 특징으로하는 컴퓨터 시스템.
- 제10항에 있어서,유입하는 태그 신호가 제 1 태그 레지스터의 내용 및 제 2 태그 레지스터의 내용과 모두 일치할때 안전 신호를 활성화 시키기 위한 제 3 검출 수단과 ;상기 안전 신호가 활성화 될때, 상기 제 1 일치 신호에 대한 상기 제 1 출력 수단의 응답과 상기 제 2 일치 신호에 대한 상기 제 2 출력 수단의 응답을 금지시키기 위한 수단을 추가로 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 복수의 태그 레지스터와 ;각각의 내용을 출력 버스상으로 인에이블 시키기 위한 출력인 에이블을 각각 갖고 있는 복수의 데이타 레지스터와 ;복수의 태그 레지스터중에서 제 2의 태그 레지스터의 내용과는 독립적으로 제 1의 태그 레지스터내에 정보를 로딩하기 위한 수단과 ;태그 레지스터의 내용이 유입하는 태그 신호와 일치하는지의 여부를 나타내는 일치 신호를 각각 발생시키기에 적합한 복수의 비교기와 ;최소한 1이상으로 주어진 수의 태그 레지스터의 내용이 유입하는 태그 신호와 일치할때, 다중 일치 신호를 활성화 시키기 위한 제 3 검출 수단 및 ;상기 다중 일치 신호 활성화될때 금지되는 최대한 하나의 미리 선택된 출력인 에이블을 제외하고, 모든 출력인 에이블에 각각 상기 각 일치 신호를 결합하기 위한 수단을 구비하는 것을 특징으로하는 연상 기억장치.
- 제15항에 있어서,상기 제 3 검출 수단을 아날로그 방식으로 동작하고, 또한 상기 주어진 수는 최소한 노이즈 한계를 초과하는데 필요한 수와 동일한 것을 특징으로하는 연상 기억장치.
- 제15항에 있어서,최소한 두개의 태그 레지스터의 내용이 유입하는 태그 신호와 일치할 가능성을, 제 1 시스템을 조건이 존재하지 않을때보다 제 1 시스템 조건이 존재할때 더욱 크게되도록 미리 결정하였을때, 상기 제 1 시스템 조건이 존재하면 제 1 신호를 활성화 시키기 위한 제 1 검출 수단과 ;상기 제 1 신호가 활성화 되면 금지되는 최대한 하나의 미리 선택된 출력인 에이블을 제외하고는 모든 출력인 에이블에 상기 제 1 신호를 각각 결합하기 위한 수단을 추가로 구비하는 것을 특징으로 하는 연상 기억장치.
- 제15항에 있어서,캐쉬 메모리 억세스가 요구되지 않을때에만 존재하는 제 2 시스템이 조건이 존재하면, 제 2 신호를 활성화 시키기 위한 제 2 검출 수단과 ;상기 제 2 신호가 활성화 되면 금지되는 최대한 하나의 미리 선택된 출력인 에이블 만을 제외하고는 모든 출력인 에이블을 결합하기 위한 수단을 추가로 구비하는 것을 특징으로하는 연상 기억장치.
- 제15항에 있어서,최소한 두개의 태그 레지스터의 내용이 유입하는 태그 신호와 일치할 가능성을, 제 1 시스템 조건이 존재하지 않을때보다 제 1 시스템 조건이 존재할때 더욱 크게 되도록 미리 결정하였을때, 상기 제 1 시스템 조건이 존재하면 제 1 신호를 활성화시키기 위한 제 1 검출 수단과 ;캐쉬 메모리 억세스가 요구되지 않을때에만 존재하는 제 2 시스템이 조건이 존재하면, 제 2 신호를 활성화 시키기 위한 제 2 검출 수단과 ;상기 제 1 신호 또는 제 2 신호가 활성화 되면 금지되는 최대한 하나의 미리 선택된 출력인 에이블만을 제외하고는 모든 출력인 에이블을 결합하기 위한 수단을 추가로 구비하는 것을 특징으로하는 연상 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US859075 | 1977-12-09 | ||
| US85907586A | 1986-05-02 | 1986-05-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR870011536A true KR870011536A (ko) | 1987-12-24 |
Family
ID=25329962
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR870001647A KR870011536A (ko) | 1986-05-02 | 1987-02-26 | 변환색인 버퍼 셧다운 기구 |
Country Status (10)
| Country | Link |
|---|---|
| EP (1) | EP0244532B1 (ko) |
| JP (1) | JPH0614324B2 (ko) |
| KR (1) | KR870011536A (ko) |
| AT (1) | ATE99436T1 (ko) |
| CA (1) | CA1280831C (ko) |
| DE (1) | DE3689474T2 (ko) |
| DK (1) | DK61187A (ko) |
| IE (1) | IE870173L (ko) |
| IL (1) | IL81401A (ko) |
| NO (1) | NO870225L (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470516B1 (ko) * | 1996-11-14 | 2005-05-19 | 프리스케일 세미컨덕터, 인크. | 분포된태그캐시메모리시스템및그것에데이터를저장하기위한시스템 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4576172B2 (ja) | 2004-07-29 | 2010-11-04 | 富士通株式会社 | 演算処理装置，情報処理装置及び演算処理装置の制御方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3723976A (en) * | 1972-01-20 | 1973-03-27 | Ibm | Memory system with logical and real addressing |
| US3800286A (en) * | 1972-08-24 | 1974-03-26 | Honeywell Inf Systems | Address development technique utilizing a content addressable memory |
| US4357656A (en) | 1977-12-09 | 1982-11-02 | Digital Equipment Corporation | Method and apparatus for disabling and diagnosing cache memory storage locations |
| US4473878A (en) | 1981-11-23 | 1984-09-25 | Motorola, Inc. | Memory management unit |
| US4558433A (en) * | 1983-05-31 | 1985-12-10 | International Business Machines Corporation | Multi-port register implementations |
-
1986
- 1986-09-18 JP JP61218283A patent/JPH0614324B2/ja not_active Expired - Lifetime
- 1986-10-17 AT AT86308095T patent/ATE99436T1/de not_active IP Right Cessation
- 1986-10-17 DE DE86308095T patent/DE3689474T2/de not_active Expired - Lifetime
- 1986-10-17 EP EP86308095A patent/EP0244532B1/en not_active Expired - Lifetime
-
1987
- 1987-01-20 NO NO870225A patent/NO870225L/no unknown
- 1987-01-22 IE IE870173A patent/IE870173L/xx unknown
- 1987-01-27 IL IL81401A patent/IL81401A/xx not_active IP Right Cessation
- 1987-02-06 DK DK061187A patent/DK61187A/da not_active Application Discontinuation
- 1987-02-18 CA CA000530051A patent/CA1280831C/en not_active Expired - Lifetime
- 1987-02-26 KR KR870001647A patent/KR870011536A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470516B1 (ko) * | 1996-11-14 | 2005-05-19 | 프리스케일 세미컨덕터, 인크. | 분포된태그캐시메모리시스템및그것에데이터를저장하기위한시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| IE870173L (en) | 1987-11-02 |
| DE3689474T2 (de) | 1994-04-28 |
| IL81401A0 (en) | 1987-08-31 |
| DK61187D0 (da) | 1987-02-06 |
| EP0244532A3 (en) | 1989-05-10 |
| NO870225D0 (no) | 1987-01-20 |
| EP0244532A2 (en) | 1987-11-11 |
| DK61187A (da) | 1987-11-03 |
| JPH0614324B2 (ja) | 1994-02-23 |
| NO870225L (no) | 1987-11-03 |
| ATE99436T1 (de) | 1994-01-15 |
| DE3689474D1 (de) | 1994-02-10 |
| EP0244532B1 (en) | 1993-12-29 |
| JPS62260245A (ja) | 1987-11-12 |
| CA1280831C (en) | 1991-02-26 |
| IL81401A (en) | 1991-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2022656C (en) | Translation look-aside buffer for a computer memory system | |
| KR960001946B1 (ko) | 우선 변환 참조버퍼 | |
| US4483003A (en) | Fast parity checking in cache tag memory | |
| CA1092719A (en) | Synonym control means for multiple virtual storage systems | |
| US5023777A (en) | Information processing system using domain table address extension for address translation without software modification | |
| EP0149389B1 (en) | Address translation control system | |
| US6363336B1 (en) | Fine grain translation discrimination | |
| EP0313857B1 (en) | Buffer memory control apparatus | |
| US5764944A (en) | Method and apparatus for TLB invalidation mechanism for protective page fault | |
| JPH01302444A (ja) | 論理アドレスキャッシュ制御方式 | |
| KR870011536A (ko) | 변환색인 버퍼 셧다운 기구 | |
| US4380797A (en) | Two level store with many-to-one mapping scheme | |
| CA1283221C (en) | Microprocessor having separate instruction and data interfaces | |
| KR0184475B1 (ko) | 캐쉬메모리 액세스회로 | |
| JPH01199250A (ja) | データ処理装置 | |
| JPS5930305B2 (ja) | ロツク管理方式 | |
| JPS63121947A (ja) | 連想メモリ回路 | |
| Cohn et al. | Protection by Hiding: Eliminating the Need for Kernel Mode | |
| JPS62197846A (ja) | アドレス変換装置 | |
| KR19990003292A (ko) | 캐시 메모리의 데이타 인출 방법 | |
| JPH0561775A (ja) | アクセス権検査装置 | |
| JPH0337217B2 (ko) | ||
| KR950020135A (ko) | 다중처리시스템의 캐쉬메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |